-
公开(公告)号：CN102148052B
公开(公告)日：2014-05-14
申请号：CN201010243661.9
申请日：2010-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
Abstract: 本发明提供一种电路装置，包括一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；以及一字线驱动器，具有至少一输入以及一输出，该至少一输入用以接收多个地址信号，其中该至少一输入包括一第一输入，用以耦接至该区域控制电路以接收该准偏移过的第一地址信号，而该输出电性耦接至一存储器单元阵列的一字线。本发明透过在区域控制电路上使用电平偏移器，可减少双电源存储器装置中使用电平偏移器的数量。
-
公开(公告)号：CN102148056B
公开(公告)日：2013-05-15
申请号：CN201010228343.5
申请日：2010-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
Abstract: 本发明揭露一种静态随机存取内存(static random access memory，SRAM)宏及用以操作其的方法，静态随机存取内存宏包含：一第一电源电压；和一第二电源电压，其不同于该第一电源电压。一预充电控制器，其连接至该第二电源电压。该预充电控制器通过一位线预充电器耦接至一位线。至少一位准位移器接收一位准位移输入。该位准位移器将该位准位移器输入转换成一位准位移器输出，其中该位准位移器输入有一输入电压位准，其相较于该第二电源电压，该输入电压位准较接近该第一电源电压；及该位准位移器输出有一输出电压位准，其相较于该第一电源电压，该输出电压位准较接近该第二电源电压。该位准位移器输出被提供至该预充电控制器。
-
公开(公告)号：CN101582292B
公开(公告)日：2012-12-12
申请号：CN200910141271.8
申请日：2009-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40 , G11C11/413 , G11C11/412
CPC classification number: G11C11/413
Abstract: 一种存储器电路与存储器电路操作方法，该电路包括一存储器阵列。存储器阵列包括多个存储器单元、多个第一位元线、以及多个协助写入闩锁器。存储器单元排列成多个行与多个列。各第一位元线耦接至存储器阵列的一列。各协助写入闩锁器耦接至第一位元线之一，用以增加所耦接的第一位元线之一的一电压。本发明可改善写入效能与可靠度。通过使用解码信号控制协助写入闩锁器的操作，可降低功率耗损，并提升写入速率。
-
Patent Agency Ranking
公开(公告)号：CN102403312A
公开(公告)日：2012-04-04
申请号：CN201110274859.8
申请日：2011-09-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5068 , G06F17/5081 , G06F2217/12 , H01L27/0207 , H01L27/088 , Y02P90/265
Abstract: 本发明公开一种位于基板上的元件区域以及设计元件布局的方法，本发明所公开的电路布局，元件结构，以及各种相关技术运用虚拟元件(dummy device)使边缘结构中虚拟元件的扩散区域(diffusion region)获得延伸，并允许设计规则所禁止的虚拟元件架构。延伸扩散区域可解决或改善扩散长度(length of diffusion，LOD)及边缘效应(edge effect)所产生的问题。再者，在边缘元件旁放置一虚拟元件的栅极结构后，只需再增加一虚拟结构于该虚拟元件旁，为半导体芯片节省宝贵的使用面积。因此，利用延伸虚拟元件的扩散区域以及允许设计规则所禁止的架构不但可解决或改善扩散长度及边缘效应所产生的问题，同时更不影响布局面积及生产良率。
-
公开(公告)号：CN101847991B
公开(公告)日：2012-01-11
申请号：CN201010150524.0
申请日：2010-03-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种时钟脉冲产生器，包括第一及第二输入端。第一输入端接收一第一时钟脉冲信号。第一时钟脉冲信号具有第一及第二电平转换。第一及第二电平转换可定义一第一脉冲宽度。第二输入端接收一第二时钟脉冲信号。第二时钟脉冲信号具有一第三电平转换。第一及第三电平转换可定义一时间周期。时钟脉冲产生器比较第一脉冲宽度与时间周期，并输出一第三时钟脉冲信号。第三时钟脉冲信号具有第二脉冲宽度、第四及第五电平转换。第二脉冲宽度由第四及第五电平转换所定义。第二电平转换或第三电平转换根据第一脉冲宽度与时间周期的比较结果，触发第五电平转换。
-
公开(公告)号：CN102157189A
公开(公告)日：2011-08-17
申请号：CN201010565591.9
申请日：2010-11-26
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/1048 , G11C5/14
Abstract: 本发明是有关于一种多电源域设计的电路、方法与存储阵列的设计方法，在与存储阵列相关的实施例中，感应放大器使用第一供应电源，例如电压VDDA，而其它的电路，例如：信号输出逻辑，使用第二供应电源，例如电压VDDB。各种的实施例将感应放大器和一对转移装置设置在区域输入/输出装置列中，并将电压保持器设置在同一存储阵列的主输入/输出部分中。在适当的时候，感应放大器、转移装置和电压保持器一起运作，如此由电压VDDB所提供的电路的数据位准可相等于电压VDDA所提供的电路的数据位准。
-
公开(公告)号：CN101847991A
公开(公告)日：2010-09-29
申请号：CN201010150524.0
申请日：2010-03-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种时钟脉冲产生器，包括第一及第二输入端。第一输入端接收一第一时钟脉冲信号。第一时钟脉冲信号具有第一及第二电平转换。第一及第二电平转换可定义一第一脉冲宽度。第二输入端接收一第二时钟脉冲信号。第二时钟脉冲信号具有一第三电平转换。第一及第三电平转换可定义一时间周期。时钟脉冲产生器比较第一脉冲宽度与时间周期，并输出一第三时钟脉冲信号。第三时钟脉冲信号具有第二脉冲宽度、第四及第五电平转换。第二脉冲宽度由第四及第五电平转换所定义。第二电平转换或第三电平转换根据第一脉冲宽度与时间周期的比较结果，触发第五电平转换。
-
公开(公告)号：CN101582292A
公开(公告)日：2009-11-18
申请号：CN200910141271.8
申请日：2009-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40 , G11C11/413 , G11C11/412
CPC classification number: G11C11/413
Abstract: 一种存储器电路与存储器电路操作方法，该电路包括一存储器阵列。存储器阵列包括多个存储器单元、多个第一位元线、以及多个协助写入闩锁器。存储器单元排列成多个行与多个列。各第一位元线耦接至存储器阵列的一列。各协助写入闩锁器耦接至第一位元线之一，用以增加所耦接的第一位元线之一的一电压。本发明可改善写入效能与可靠度。通过使用解码信号控制协助写入闩锁器的操作，可降低功率耗损，并提升写入速率。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.049 seconds)
