公开(公告)号：CN113013153A

公开(公告)日：2021-06-22

申请号：CN202011516793.4

申请日：2020-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈硕懋 ,  许峯诚

IPC: H01L25/16 ,  H01L23/498 ,  H01L23/538 ,  H01L21/50

Abstract: 本发明的实施例公开了一种集成电路封装件及其形成方法。该方法包括：将第一封装件组件和第二封装件组件接合到中介层。所述第一封装件组件包括核心器件管芯，所述第二封装件组件包括存储器管芯。独立无源器件(IPD)管芯直接接合到中介层。IPD管芯通过中介层中的第一导电路径电连接到第一封装件组件。封装件衬底接合到中介层管芯。封装件衬底位于中介层的与第一封装件组件和第二封装件组件相反的一侧上。

公开(公告)号：CN112466863A

公开(公告)日：2021-03-09

申请号：CN202010939843.3

申请日：2020-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  郑心圃 ,  陈硕懋

IPC: H01L25/16 ,  H01L21/98 ,  H01L21/50

Abstract: 本公开的一些实施例提供了一种封装结构及其形成方法。封装结构包括一封装基板、在封装基板的上方的一半导体芯片、与半导体芯片整合在一起的至少一集成装置。集成装置被整合在半导体芯片的正下方，以利于信号传输。因此，改善了封装结构的信号整合以及电源整合。除此之外，集成装置并不需要占据在封装基板上方的装设空间，故可降低封装基板的尺寸以及封装结构的整体的尺寸。

公开(公告)号：CN112466836A

公开(公告)日：2021-03-09

申请号：CN202010784025.0

申请日：2020-08-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  郑心圃 ,  陈硕懋

IPC: H01L23/498 ,  H01L21/48 ,  H01L21/50

Abstract: 本公开的一些实施例提供了一种封装结构及其形成方法。封装结构包括一封装基板、一中介基板、一第一半导体装置、一第二半导体装置以及一保护层。中介基板设置在封装基板上方。第一半导体装置以及第二半导体装置设置在中介基板上方，其中第一半导体装置以及第二半导体装置是不同类型的电子装置。保护层形成在中介基板上方，以包围第一半导体装置以及第二半导体装置。第二半导体装置自保护层暴露，而第一半导体装置并未自保护层暴露。

公开(公告)号：CN110739229A

公开(公告)日：2020-01-31

申请号：CN201910603971.8

申请日：2019-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈硕懋 ,  许峯诚 ,  林柏尧

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/488

Abstract: 一种芯片封装体结构的制造方法，包括形成一第一重分布结构于一第一承载基底上。通过一第一导电凸块将一芯片结构接合至第一表面。形成一第一模塑层于第一重分布结构上。去除第一承载基底。形成一第二导电凸块于第二表面上。形成一第二重分布结构于一第二承载基底上。将第一重分布结构接合至第三表面。形成一第二模塑层于第二重分布结构上。去除第二承载基底。从第四表面去除第二重分布结构的一部分。形成一第三导电凸块于第四表面上。

公开(公告)号：CN109755203A

公开(公告)日：2019-05-14

申请号：CN201810044369.0

申请日：2018-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林嘉祥 ,  许峯诚 ,  陈硕懋 ,  郑心圃 ,  阿鲁尼玛 ,  巴纳吉

IPC: H01L23/488 ,  H01L21/60

Abstract: 本发明提供一种封装结构，所述封装结构包括半导体管芯、重布线层及多个导电元件。重布线层中的接头或半导体管芯上的接头中的至少一个接头与导电元件连接以对所述重布线层、所述半导体管芯及所述导电元件进行电连接。

公开(公告)号：CN109216315A

公开(公告)日：2019-01-15

申请号：CN201810360926.X

申请日：2018-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  郑心圃

IPC: H01L23/50 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明实施例提供一种半导体封装，所述半导体封装包括绝缘包封体、集成电路组件、及多个导电元件。所述集成电路组件包封在所述绝缘包封体中，其中所述集成电路组件具有从所述集成电路组件突出的至少一个硅穿孔。所述多个导电元件位于所述绝缘包封体上，其中所述多个导电元件中的一者连接到所述至少一个硅穿孔，且所述集成电路组件经由所述至少一个硅穿孔电连接到所述多个导电元件中的所述一者。

公开(公告)号：CN112466836B

公开(公告)日：2025-03-14

申请号：CN202010784025.0

申请日：2020-08-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  郑心圃 ,  陈硕懋

IPC: H01L23/498 ,  H01L21/48 ,  H01L21/50

Abstract: 本公开的一些实施例提供了一种封装结构及其形成方法。封装结构包括一封装基板、一中介基板、一第一半导体装置、一第二半导体装置以及一保护层。中介基板设置在封装基板上方。第一半导体装置以及第二半导体装置设置在中介基板上方，其中第一半导体装置以及第二半导体装置是不同类型的电子装置。保护层形成在中介基板上方，以包围第一半导体装置以及第二半导体装置。第二半导体装置自保护层暴露，而第一半导体装置并未自保护层暴露。

公开(公告)号：CN112466863B

公开(公告)日：2025-02-07

申请号：CN202010939843.3

申请日：2020-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  郑心圃 ,  陈硕懋

IPC: H01L23/31 ,  H01L23/488 ,  H01L23/48 ,  H01L23/485 ,  H01L21/56 ,  H10D80/30

Abstract: 本公开的一些实施例提供了一种封装结构及其形成方法。封装结构包括一封装基板、在封装基板的上方的一半导体芯片、与半导体芯片整合在一起的至少一集成装置。集成装置被整合在半导体芯片的正下方，以利于信号传输。因此，改善了封装结构的信号整合以及电源整合。除此之外，集成装置并不需要占据在封装基板上方的装设空间，故可降低封装基板的尺寸以及封装结构的整体的尺寸。

公开(公告)号：CN115547974A

公开(公告)日：2022-12-30

申请号：CN202211303249.0

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈硕懋 ,  许峯诚

IPC: H01L23/498 ,  H01L23/538

Abstract: 提供芯片封装结构的制造方法，此方法包含在载体基底上方形成第一介电层，第一介电层是连续的介电层且具有开口。此方法包含在第一介电层上方和在开口中形成第一布线层，第一介电层和第一布线层一起形成重分布结构，且重分布结构具有第一表面和第二表面。此方法包含在第一表面上方设置第一芯片和第一导电凸块，在第一表面上方形成第一模制层，以及移除载体基底。此方法还包含在第二表面上方设置第二芯片和第二导电凸块，以及在第二表面上方形成第二模制层。

公开(公告)号：CN108122875B

公开(公告)日：2022-12-20

申请号：CN201710163945.9

申请日：2017-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  郑心圃

IPC: H01L23/488 ,  H01L23/58

Abstract: 本发明实施例提供一种半导体装置及半导体封装。一种包括集成电路、介电层、多个连接端子及至少一个假导体的半导体装置。集成电路具有多个连接垫，且介电层配置于多个连接垫上并通过在介电层中界定的多个开口而局部地暴露出多个连接垫。多个连接端子配置于通过多个开口而暴露出的多个连接垫上。假导体配置于介电层上并与集成电路电性隔离。在多个连接端子与假导体之间存在实质性拓扑变化。