公开(公告)号：CN117038641A

公开(公告)日：2023-11-10

申请号：CN202310498878.1

申请日：2023-05-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  魏俊桓 ,  林孟良 ,  郑心圃

IPC: H01L23/544 ,  H01L27/01 ,  H01L21/78

Abstract: 本申请的实施例涉及半导体器件、包括集成无源器件的系统及制造方法。实施例半导体器件包括中介层，电连接到中介层的半导体管芯，电连接到中介层的集成无源器件管芯，包括两个或更多个密封环的集成无源器件器件管芯，以及第一对准标记，第一对准标记形成在由两个或更多个密封环中的第一密封环包围的第一区域内的集成无源器件管芯上。集成无源器件管芯还可以包括位于由两个或更多个密封环中的相应密封环包围的相应区域内的两个或更多个集成无源器件。两个或更多个集成无源器件中的每个可以包括形成为多个微凸块的电连接件，并且第一对准标记可以与电连接件电隔离，并且第一对准标记和电连接件可以共享共同材料。

公开(公告)号：CN111755344B

公开(公告)日：2023-10-24

申请号：CN202010084354.4

申请日：2020-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  林孟良 ,  庄博尧 ,  翁得期 ,  郑心圃

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/485 ,  H01L23/488 ,  H01L23/31 ,  H01L25/18 ,  H10B80/00

Abstract: 本公开一些实施例提供一种封装结构及一种形成封装结构的方法。所述方法包括在承载基板之上形成重分布结构以及将半导体晶粒放置在重分布结构之上。所述方法还包括将中介层基板堆叠在重分布结构之上。中介层基板延伸跨越半导体晶粒的边缘。所述方法还包括将一或多个装置元件放置在中介层基板之上。此外，所述方法还包括形成包围半导体晶粒的保护层。

公开(公告)号：CN116631879A

公开(公告)日：2023-08-22

申请号：CN202310307699.5

申请日：2023-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈宪伟 ,  林孟良 ,  陈英儒 ,  陈硕懋

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/768 ,  H01L23/31 ,  H01L23/48 ,  H01L25/16

Abstract: 根据本申请的实施例，提供了一种形成封装件的方法包括形成第一封装组件，其包括中介层和接合到中介层的第一侧的第一管芯。第二管芯接合到中介层的第二侧。第二管芯包括衬底和贯穿衬底的贯通孔。该方法还包括通过多个第一焊料区域将第二封装组件接合到第一封装组件。第一封装组件还通过第二管芯中的贯通孔电连接到第二封装组件。第二管芯还通过多个第二焊料区域接合到第二封装组件。根据本申请的其他实施例，提供了封装件。

公开(公告)号：CN110660680B

公开(公告)日：2023-08-11

申请号：CN201910103536.9

申请日：2019-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  翁得期 ,  庄博尧 ,  郑心圃 ,  周孟纬 ,  林孟良

IPC: H01L21/52 ,  H01L21/48 ,  H01L23/482 ,  H01L21/60

Abstract: 此处提供形成扇出封装的结构与方法。此处所述的封装包括空腔基板、一或多个半导体装置位于空腔基板的空腔中、以及一或多个重布线结构。实施例包含预先形成于空腔基板中的空腔。多种装置如集成电路晶粒、封装、或类似物可放置在空腔中。亦可形成重布线结构。

公开(公告)号：CN113539844A

公开(公告)日：2021-10-22

申请号：CN202110635733.2

申请日：2021-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴逸文 ,  庄博尧 ,  林孟良 ,  翁得期 ,  洪士庭 ,  蔡柏豪 ,  郑心圃

IPC: H01L21/50 ,  H01L21/56 ,  H01L25/16 ,  H01L23/31 ,  H01L23/48

Abstract: 本公开提供一种半导体装置及其制造方法。可使用异相装置以及不对称的双面成型封装技术，在多层重分布结构上制造半导体装置。半导体装置可形成为具有小的轮廓的异相三维扇出晶粒封装结构，且可使用单个承载基板来形成半导体装置。

公开(公告)号：CN112397396A

公开(公告)日：2021-02-23

申请号：CN202010818768.5

申请日：2020-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄博尧 ,  蔡柏豪 ,  林孟良 ,  吴逸文 ,  郑心圃 ,  翁得期

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/498

Abstract: 一半导体封装体及其形成方法，其中半导体封装体通过将一第一元件贴附至一第二元件制造。第一元件通过在一基板之上形成一第一重布线结构装配。一贯通孔接着形成在第一重布线结构之上，且一芯片贴附至第一重布线结构，主动侧朝下。第二元件包括一第二重布线结构，其接着贴附至贯通孔。一成型模料沉积在第一重布线结构和第二重布线结构之间，且还包围第二元件的侧边。

公开(公告)号：CN111403377A

公开(公告)日：2020-07-10

申请号：CN201911355426.8

申请日：2019-12-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  翁得期 ,  林孟良 ,  吴逸文 ,  庄博尧 ,  郑心圃

IPC: H01L25/18 ,  H01L23/31

Abstract: 本发明实施例提供一种封装结构。封装结构包含形成在第一互连结构上的管芯结构，且管芯结构包含第一区和第二区。封装结构包含形成在管芯结构的第一区上的挡坝结构，以及形成在管芯结构和挡坝结构上的第二互连结构。封装结构也包含形成在第一互连结构与第二互连结构之间的封装层，且封装层形成在管芯结构的第二区上以环绕挡坝结构。

公开(公告)号：CN110648926A

公开(公告)日：2020-01-03

申请号：CN201910117198.4

申请日：2019-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  翁得期 ,  周孟纬 ,  林孟良 ,  庄博尧 ,  郑心圃

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/373

Abstract: 提供芯片封装结构的形成方法。此方法包含设置芯片于重布线结构之上。此方法包含形成模塑层于重布线结构之上且相邻芯片。此方法包含部分移除模塑层以形成沟槽于模塑层中，且沟槽与芯片隔开。

公开(公告)号：CN106057760B

公开(公告)日：2019-08-30

申请号：CN201510757656.2

申请日：2015-11-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林孟良 ,  黄震麟

IPC: H01L23/488 ,  H01L21/60

Abstract: 本发明描述了半导体器件及其形成方法。实施例是包括衬底上的焊盘的一种器件。钝化膜位于衬底上并且覆盖焊盘的至少部分。第一导电部件位于焊盘上并且具有平坦顶面，其中第一导电部件具有从焊盘至第一导电部件的平坦顶面测得的第一高度。第二导电部件位于钝化膜上并且具有非平坦顶面，其中第二导电部件具有从钝化膜至第二导电部件的非平坦顶面测得的第二高度。

公开(公告)号：CN220914214U

公开(公告)日：2024-05-07

申请号：CN202322270175.1

申请日：2023-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  杨峻岳 ,  赖杰隆 ,  林孟良 ,  郑心圃

IPC: H01L23/48 ,  H01L23/538 ,  H01L23/13 ,  H01L23/498

Abstract: 提供一种集成电路封装体，包括中介层，中介层包括第一重分布层、第二重分布层、介电层、第三重分布层以及第一直接通孔，第二重分布层在中介层的中央区域中的第一重分布层之上，介电层在中介层的周边中的第一重分布层之上，介电层在俯视图中围绕第二重分布层，第三重分布层在第二重分布层以及介电层之上，第一直接通孔延伸通过介电层。第三重分布层的导电特征通过第一直接通孔耦接到第一重分布层的导电特征。