-
-
公开(公告)号：CN110335547A
公开(公告)日：2019-10-15
申请号：CN201910620006.1
申请日：2019-07-10
Applicant: 友达光电股份有限公司
IPC: G09F9/30 , G02F1/1362
Abstract: 一种显示面板，包括第一基底、多条数据线、多条扫描线、多个像素结构、第二基底以及连接线。第一基底具有第一区及第二区。第一区及第二区在第一方向上排列。第二区位于第一区外。多条数据线设置于第一基底上，且在第一方向上排列。多条数据线包括分别设置于第一区及第二区的第一组数据线及第二组数据线。第二基底设置于第一基底的下方。连接线设置于第二基底上。第一组数据线的一数据线的长度大于第二组数据线的一数据线的长度。连接线连接于第一组数据线的数据线与第二组数据线的数据线之间。连接线与多个像素结构的至少一个重叠。
-
公开(公告)号：CN109786420A
公开(公告)日：2019-05-21
申请号：CN201910084532.0
申请日：2019-01-29
Applicant: 友达光电股份有限公司
IPC: H01L27/15 , H01L21/66 , H01L23/544
Abstract: 一种发光装置的制造方法，包括以下步骤。形成测试走线及第一信号走线于第一基板上。形成发光元件，电性连接于测试走线及第一信号走线。对发光元件经由测试走线及第一信号走线执行测试程序。形成封装层于第一基板上，以覆盖发光元件。移除测试走线后，形成电性连接于发光元件的驱动单元。
-
公开(公告)号：CN108877626A
公开(公告)日：2018-11-23
申请号：CN201810766527.3
申请日：2018-07-12
Applicant: 友达光电股份有限公司
Abstract: 本发明公开一种栅极驱动电路，第N级移位寄存器包含上拉单元、上拉控制单元、下拉单元以及下拉控制单元。上拉单元用以接收时钟信号，且上拉单元电连接第N节点及输出端；上拉控制单元电连接上拉单元，上拉控制单元接收并传送控制信号至第N节点；下拉单元用以接收第N+1级栅极脉冲信号，并根据第N+1级脉冲信号而决定是否将输出端下拉至系统低电位；下拉控制单元用以接收第N+1级栅极脉冲信号，并根据第N+1级栅极脉冲信号而决定是否将第N节点下拉至系统低电位；其中上拉控制单元具有第一薄膜晶体管，第一薄膜晶体管为氧化物薄膜晶体管，以降低漏电流，N为正整数。本发明的栅极驱动电路具有较强的输出驱动以及较小的漏电流。
-
公开(公告)号：CN102419949B
公开(公告)日：2014-06-04
申请号：CN201110349987.4
申请日：2011-10-31
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 本发明公开一种移位寄存器电路，包含多级移位寄存器，这些级移位寄存器中的第n级移位寄存器包含第一上拉单元，用来根据第一时钟脉冲信号及控制信号端的控制信号上拉第n级起始脉冲；控制信号产生单元，用来根据第二时钟脉冲信号、第三时钟脉冲信号及第四时钟脉冲信号产生控制信号；第一下拉单元，用来根据第三时钟脉冲信号下拉第n级起始脉冲；输出单元，用来根据该控制信号以及第一时钟脉冲信号上拉第n级扫描信号；以及第二下拉单元，用来根据第三时钟脉冲信号下拉第n级扫描信号。
-
Patent Agency Ranking
公开(公告)号：CN102024415B
公开(公告)日：2013-07-31
申请号：CN201110005178.1
申请日：2011-01-12
Applicant: 友达光电股份有限公司
Abstract: 一种移位寄存器电路包含多级移位寄存器以提供多个栅极信号，每一级移位寄存器包含输入单元、上拉单元及下拉单元。输入单元用来根据第一输入信号以输出驱动控制电压。上拉单元根据驱动控制电压与系统时钟以上拉对应栅极线的栅极信号。下拉单元具有下拉晶体管与单向导通元件。下拉晶体管根据第二输入信号将栅极信号下拉至电源端的电源电压。单向导通元件用来抑制由电源端经下拉晶体管流向对应栅极线的漏电流。
-
公开(公告)号：CN101615431B
公开(公告)日：2012-06-27
申请号：CN200910160668.1
申请日：2009-07-29
Applicant: 友达光电股份有限公司
IPC: G11C19/28
Abstract: 本发明实施例提供一种移位寄存器，其包括第一及第二移位寄存单元，第一移位寄存单元在第一输出端产生第一触发信号且包括第一下拉电路；第二移位寄存单元接收第一触发信号并在第二输出端产生第二触发信号；第一触发信号与第二触发信号依序地被激活，且第二移位寄存单元包括第二下拉电路，第一下拉电路与第二下拉电路不同时地执行电压下拉操作，且当第一下拉电路不执行电压下拉操作时，第二下拉电路对第一输出端执行电压下拉操作。本发明实施例通过简化移位寄存器中每一级移位寄存单元内的下拉电路，从而能够更弹性地设计电路布局并减少功率消耗。
-
公开(公告)号：CN101907790B
公开(公告)日：2012-05-23
申请号：CN201010231485.7
申请日：2009-02-05
Applicant: 友达光电股份有限公司
Abstract: 本发明公开一种显示面板，包含基板、移位暂存器阵列、扫描线、补偿电路、第一修补线与第二修补线。移位暂存器阵列设置于基板的非显示区，并包含有多个移位暂存器。扫描线与移位暂存器相连接，以驱动显示单元。一备用移位暂存器，用于替代该移位暂存器阵列中损毁的移位暂存器。一补偿电路连接到该备用移位暂存器，用以修正该备用移位暂存器的栅脉冲的输出。第一修补线和第二修补线分别与补偿电路和备用移位暂存器相连，并一一地跨越每一扫描线位于非显示区上的两端。并在其中一个移位暂存器损毁时，将第一修补线与第二修补线和对应于损毁的移位暂存器的扫描线与备用线连接，使备用移用暂存器得以替代损毁的移位暂存器的功能。
-
公开(公告)号：CN102184703A
公开(公告)日：2011-09-14
申请号：CN201110111239.2
申请日：2011-04-19
Applicant: 友达光电股份有限公司
CPC classification number: G11C19/28 , G09G3/3674 , G09G2310/0286
Abstract: 本发明涉及一种移位缓存器电路的布局结构，包括第一移位缓存器以及与第一移位缓存器相邻设置的第二移位缓存器。其中，第一移位缓存器与第二移位缓存器皆接收第一信号与第二信号，第二信号与第一信号互为反相。再者，第一移位缓存器与第二移位缓存器共享信号走线以接收第一信号，且共享的信号走线延伸入第一移位缓存器与第二移位缓存器之间。
-
公开(公告)号：CN101582252B
公开(公告)日：2011-08-10
申请号：CN200910149909.2
申请日：2009-06-22
Applicant: 友达光电股份有限公司
IPC: G09G3/36 , G02F1/1362
Abstract: 本发明公开了一种驱动电路结构及其修补方法，该驱动电路结构整合于显示面板中。驱动电路结构包括多个晶体管，其中每一晶体管的源极电性连接至第一电极线、且每一晶体管的漏极电性连接至第二电极线；以及备用晶体管，其中备用晶体管的源极与第一电极线及/或备用晶体管的漏极与第二电极线无电性连接关系。在完成上述结构后，本发明检测驱动电路结构以找出失效晶体管。接着隔绝失效晶体管与第一电极线及/或第二电极线的电性连接，并电性连接备用晶体管的源极与第一电极线及/或电性连接备用晶体管的漏极与第二电极线。其中失效晶体管与电性连接的备用晶体管的数目相同。
-
-
-
-
-
-
-
-
-
Search Results
115
records
(took 0.031 seconds)
