-
公开(公告)号：CN102419949B
公开(公告)日：2014-06-04
申请号：CN201110349987.4
申请日：2011-10-31
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 本发明公开一种移位寄存器电路，包含多级移位寄存器，这些级移位寄存器中的第n级移位寄存器包含第一上拉单元，用来根据第一时钟脉冲信号及控制信号端的控制信号上拉第n级起始脉冲；控制信号产生单元，用来根据第二时钟脉冲信号、第三时钟脉冲信号及第四时钟脉冲信号产生控制信号；第一下拉单元，用来根据第三时钟脉冲信号下拉第n级起始脉冲；输出单元，用来根据该控制信号以及第一时钟脉冲信号上拉第n级扫描信号；以及第二下拉单元，用来根据第三时钟脉冲信号下拉第n级扫描信号。
-
公开(公告)号：CN102184703A
公开(公告)日：2011-09-14
申请号：CN201110111239.2
申请日：2011-04-19
Applicant: 友达光电股份有限公司
CPC classification number: G11C19/28 , G09G3/3674 , G09G2310/0286
Abstract: 本发明涉及一种移位缓存器电路的布局结构，包括第一移位缓存器以及与第一移位缓存器相邻设置的第二移位缓存器。其中，第一移位缓存器与第二移位缓存器皆接收第一信号与第二信号，第二信号与第一信号互为反相。再者，第一移位缓存器与第二移位缓存器共享信号走线以接收第一信号，且共享的信号走线延伸入第一移位缓存器与第二移位缓存器之间。
-
公开(公告)号：CN104036751B
公开(公告)日：2017-05-03
申请号：CN201410313275.0
申请日：2014-07-02
Applicant: 友达光电股份有限公司
Abstract: 本发明提供一种移位寄存器。移位寄存器包括多数个移位寄存单元。移位寄存单元相互串接。第N级的移位寄存单元包括多数个下拉电路、电容、上拉电路以及输出驱动电路。各下拉电路接收并依据下拉控制信号以拉低驱动端上的驱动信号及输出端上的输出信号的电压准位。上拉电路依据N‑2级的输出信号与起始信号以拉高本级驱动信号的电压准位。输出驱动电路依据驱动信号以拉高输出信号的电压准位。其中，各下拉电路包括电压调整电路以及第一开关，第一开关依据对应的下拉控制信号以导通或断开，电压调整电路用以调整第一开关的第二端的电压准位。
-
公开(公告)号：CN103903547B
公开(公告)日：2016-03-09
申请号：CN201410055489.2
申请日：2014-02-19
Applicant: 友达光电股份有限公司
IPC: G09G3/20
CPC classification number: G09G3/2092 , G09G2310/0267 , G09G2310/0275 , G09G2310/0286 , G09G2310/0291 , G09G2310/067 , G09G2330/06 , G11C19/28
Abstract: 本发明提供一种显示面板及其制作方法，本发明的显示面板包含显示区、移位寄存器电路、第一起始信号线及第二起始信号线。移位寄存器电路通过多条信号输出线电性耦接于显示区；第一起始信号线及第二起始信号线皆电性耦接于移位寄存器电路；其中第一起始信号线和第二起始信号线均不跨越信号输出线。
-
公开(公告)号：CN103198802B
公开(公告)日：2015-11-25
申请号：CN201310081586.4
申请日：2013-03-14
Applicant: 友达光电股份有限公司
IPC: G09G3/36
CPC classification number: G09G3/3677 , G06F1/10 , G06F17/5077 , G09G2300/0426 , G09G2310/0205
Abstract: 公开了一种栅极驱动器内的总线配置极其配置方法，用于显示面板中，此方法包含下列步骤：于总线区域中提供M条总线以接收多个时钟脉冲信号，M为大于3的正整数；以及提供多条信号线以分别自M条总线上提供时钟脉冲信号给电路区域，电路区域是响应于时钟脉冲信号用以提供多个序列栅极线信号，上述信号线包含多个相邻的信号线配对，每个信号线配对具有一电阻差，这些信号线包含一最大电阻值以及一最小电阻值，而其中M条总线是配置为使得任一相邻信号线配对的电阻差小于最大电阻值与最小电阻值间的差值。利用本发明的不同实施例，不仅可减少信号线配对的最大电阻差，还可分散在相邻信号线配对的电阻差，使得亮带图形和暗带图形不明显。
-
Patent Agency Ranking
公开(公告)号：CN103578403A
公开(公告)日：2014-02-12
申请号：CN201310535165.4
申请日：2013-11-01
Applicant: 友达光电股份有限公司
CPC classification number: G11C19/28 , G09G3/20 , G09G2310/0286
Abstract: 一种移位寄存器电路，包含下拉控制电路、下拉电路、反相脉冲讯号耦合电路、主下拉电路以及上拉电路。下拉控制电路电性连接到下拉电路和反相脉冲讯号耦合电路。下拉电路经由驱动讯号及栅极控制讯号电性连接到上拉电路。主下拉电路电性连接上拉电路，上拉电路接收脉冲讯号及驱动讯号以输出栅极控制讯号。反相脉冲讯号耦合电路可适时输出反相脉冲讯号以抵补驱动讯号的突波。
-
公开(公告)号：CN102280093B
公开(公告)日：2013-10-09
申请号：CN201110222404.1
申请日：2011-07-27
Applicant: 友达光电股份有限公司
IPC: G09G3/36
CPC classification number: G09G3/3655 , G09G3/3677 , G09G2310/0286 , G09G2310/08 , G11C19/28
Abstract: 本发明涉及显示面板及其栅极驱动电路以与门极驱动电路驱动方法，栅极驱动电路包括第一及第二栅极驱动单元串行。第一栅极驱动单元串行接收起始脉冲并包括串接的多个第一栅极驱动单元，这些第一栅极驱动单元产生输出电位以驱动不同的像素。第二栅极驱动单元串行接收起始脉冲并包括串接的多个第二栅极驱动单元，这些第二栅极驱动单元产生输出电位来驱动不同的像素。再者，上述第二栅极驱动单元之一的输出电位被提供至上述第一栅极驱动单元之一以决定是否禁能此第一栅极驱动单元的输出电位。
-
公开(公告)号：CN102226940B
公开(公告)日：2013-05-22
申请号：CN201110165156.1
申请日：2011-06-10
Applicant: 友达光电股份有限公司
IPC: G09G3/20
CPC classification number: G11C19/287 , G09G3/20 , G09G3/3677 , G09G2310/0205 , G09G2310/0281 , G09G2310/0286 , G09G2310/0297 , G09G2310/06
Abstract: 本发明涉及在显示面板中的一种移位暂存器以及栅极驱动阵列结构。显示面板包含一基板以及多个像素，像素形成于定义数个像素行的基板上，每个像素行具有H的高度。移位暂存器具有多级移位暂存单元，并且依序配置于基板之上，使得每一级移位暂存单元具有高度为(j*H)的布局，j为一大于一的正整数。每一级移位暂存单元用以产生j个扫描信号，其分别用以驱动j个相邻的像素行。本发明能精简基板上的移位暂存器的电路布局。
-
公开(公告)号：CN104658467B
公开(公告)日：2017-10-24
申请号：CN201510060530.X
申请日：2015-02-05
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 本发明揭露一种显示装置及其补救方法，显示装置具有多个列像素和多个栅极驱动电路，每一个列像素中的多个像素耦接于栅极线，而栅极线耦接于至少两个栅极驱动电路，其中栅极驱动电路具有信号产生模块及稳压模块。信号产生模块经由第一传输路径耦接于栅极线，用以输出栅极驱动控制信号至像素。稳压模块经由第二传输路径耦接于栅极线，用以稳定栅极线上的电压位准。显示装置的补救方法包含判断栅极驱动电路是否出现异常。当栅极驱动电路出现异常时，截断栅极驱动电路的第一传输路径，而由稳压模块经栅极驱动电路的第二传输路径，稳定栅极线的电压位准。
-
公开(公告)号：CN103325354B
公开(公告)日：2015-10-14
申请号：CN201310139025.5
申请日：2013-04-22
Applicant: 友达光电股份有限公司
IPC: G09G3/36
Abstract: 栅极驱动电路的移位缓存器包含上拉单元用以根据第一驱动电压及高频时钟脉冲信号上拉栅极线的第一栅极信号，及根据第二驱动电压及高频时钟脉冲信号上拉输出线的第一输出信号；储能单元，电连接于上拉单元及第一耦接控制单元之间；驱动单元，用来根据第一驱动电压及第一栅极信号对后级移位缓存器的储能单元执行充电程序；第一耦接控制单元，用以于第一栅极信号被下拉时，切断储能单元及栅极线之间的导通状态；及第二耦接控制单元，用以根据第二栅极信号控制储能单元及第一电位电压之间的导通状态。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.026 seconds)
