-
公开(公告)号：CN108681669A
公开(公告)日：2018-10-19
申请号：CN201810366166.3
申请日：2018-04-23
Applicant: 东南大学
CPC classification number: G06F21/554 , G06F21/71
Abstract: 本发明公开一种基于多参数侧信道分析的硬件木马检测系统，包括获取模块及检测模块。本发明还公开一种基于多参数侧信道分析的硬件木马检测方法，分别对原始芯片群和待测芯片群进行延时测试，得到正常工作时的最大工作频率fmax，并进行分模块后施加测试向量组，获得所有模块的瞬态电流，得到每块芯片的平均瞬态电流IDDT，据此绘制出IDDT‑fmax图；将待测芯片与原始芯片在相同fmax时的IDDT值作比较，查看待测芯片的IDDT的值是否超出阈值线，以此判断待测芯片是否含有木马。此种技术方案通过使用诸如最大工作频率和瞬态电流等多种参数，提高硬件木马检测的分辨率。
-
公开(公告)号：CN108366232A
公开(公告)日：2018-08-03
申请号：CN201810295612.6
申请日：2018-03-30
Applicant: 东南大学
Abstract: 本发明公开了一种基于虚拟现实技术的智能视频监控系统，属于视频监控技术领域和虚拟现实技术领域。本发明所述智能视频监控系统包括本地监控终端、流媒体服务器和远程监控终端；本地监控终端用于对全景监控视频进行采集和管理，同时实现智能监测与告警功能；流媒体服务器用于接收本地监控终端的视频，接受远程监控终端的调用；远程监控终端用于调用、解码全景监控视频，并且构建模型、进行渲染，实现利用虚拟现实设备进行监测。本发明不仅实现了对监控区域移动目标的智能检测和告警，还可以通过VR设备实现屏幕与监控视频的直接互动，并且本发明的本地监控终端和远程监控终端都采用Android设备，系统安装方便，实施成本较低。
-
公开(公告)号：CN107729774A
公开(公告)日：2018-02-23
申请号：CN201710953022.3
申请日：2017-10-13
Applicant: 东南大学
CPC classification number: Y02D50/10 , G06F21/73 , G06F2221/2103 , H04L9/3278
Abstract: 本发明公开了一种基于反馈延时差调整的高稳定APUF电路，包括：PUF延时链模块、正跳变信号加载模块、反馈控制模块、计数器模块、仲裁器，通过将PUF延时链模块输出的正跳变信号反馈重新施加给PUF延时链模块，扩大上下两条路径中的正跳变信号到达仲裁器的时序差别，以克服仲裁器的亚稳态，使仲裁器稳定地输出0或1，从而提高APUF的稳定性。本发明提出的高稳定APUF电路具有高稳定性、实现简单、资源消耗少等特点。
-
公开(公告)号：CN107682311A
公开(公告)日：2018-02-09
申请号：CN201710733565.4
申请日：2017-08-24
Applicant: 东南大学
Abstract: 本发明公开了一种硬件实现的多链接TCP数据重组系统，包括TCP报头载荷分离模块，用于提取数据包中相关信息，并完成数据报头与载荷的分开存储；HASH链表模块，根据相关的报头信息完成HASH链表的添加、查找、删除操作，生成链接号，对数据包进行多链接管理；TCP数据重组管理模块，根据报头信息和链接号通过通道缓存技术和通道移位技术完成乱序数据包的重组管理；大容量外部存储器控制模块，用于完成载荷数据的顺序的拼接存储。本发明采用硬件方式实现多链接环境下TCP数据重组，能够获得比现有软件实现方式更高的网络传输速率和带宽利用率。
-
公开(公告)号：CN107241183A
公开(公告)日：2017-10-10
申请号：CN201710395686.2
申请日：2017-05-27
Applicant: 东南大学
Abstract: 本发明公开了一种硬件实现可用于AES和RSA混合算法硬件电路的可配置乘法装置，属于密码算法硬件实现领域。和以往的基于普通乘法器的实现方案相比，该装置电路通过设计特殊的电路架构，采用了大量可配置电路，复用了面积比较大的乘法器和加法器，在额外消耗少量选择器的基础上，能够在一套运算电路中实现AES列混合和RSA乘法两种功能，比单独实现两种运算所消耗的电路面积和使用的逻辑要少。
-
Patent Agency Ranking
公开(公告)号：CN105005464B
公开(公告)日：2017-10-10
申请号：CN201510381710.8
申请日：2015-07-02
Applicant: 东南大学
Abstract: 本发明公开了一种Burrows Wheeler变换（Burrows Wheeler Transform，简称BWT）硬件处理装置。该装置包括：数据接收模块，用于接收待排序字符串；数据存储模块，用于存储待排序字符串及其序号；数据统计模块，用于统计出待排序字符串中相同字符的数量，以及每组相同字符中序号最小的字符的序号；BWT处理模块，利用数据统计模块统计出的信息，对存储在数据存储模块中的待排序字符串进行BWT排序；数据输出模块，暂存BWT排序完成的字符串及其主序号。相比现有技术，本发明可在提升BWT变换速度和效率的同时，降低对计算机处理器的占用率，提高能效。
-
公开(公告)号：CN104284189B
公开(公告)日：2017-06-16
申请号：CN201410571262.3
申请日：2014-10-23
Applicant: 东南大学
Abstract: 本发明提供本发明提供一种BWTS方法的硬件实现系统，包括：输入缓存模块，用于暂存待处理字符串，并同步数据输入和数据处理；Lyndon Word查找模块，查找数据块的Lyndon Word；Lyndon Word缓存模块，暂存Lyndon Word；Lyndon Word长度缓存模块，暂存所有Lyndon Word的长度和个数；转置模块，完成所有Lyndon Word的转置；转置缓存模块，暂存转置结果；排序模块，将转置完成的所有字符串按字典序排序，并取最后一列作为BWTS方法的输出；输出缓存模块，暂存输出的字符串，供后续模块使用。本发明公开的改进的BWT数据压缩方法及其硬件实现系统，能够改变现有BWT方法必须通过正变换所生成的常数才能实现字符串恢复的情况，以提高数据压缩方法的运行效率。
-
公开(公告)号：CN104199352B
公开(公告)日：2017-02-15
申请号：CN201410415874.3
申请日：2014-08-21
Applicant: 东南大学
IPC: G05B19/042
Abstract: 本发明提供一种基于FPGA的区间编码硬件实现系统，包括：输入装置，用于接收数据包并判定所述数据包对应的编码类别；区间编码硬件实施装置，其包括：由FPGA承载的区间编码算法控制电路，用于产生概率存储模块的控制信号，并根据所述数据包对应的编码类别进行相应的运算操作；由FPGA承载的概率存储模块，用于实时存储所述编码类别对应的编码参考概率，并提供给区间编码算法控制电路进行编码；输出装置，用于接收所述区间编码硬件实施装置输出的区间编码。本发明提供的基于FPGA的区间编码硬件实现系统在使用较少的硬件资源的同时能够高速的实现数据区间编码压缩。
-
公开(公告)号：CN105791128A
公开(公告)日：2016-07-20
申请号：CN201610061358.4
申请日：2016-01-28
Applicant: 东南大学
IPC: H04L12/741 , H04L12/801
CPC classification number: H04L45/745 , H04L47/10
Abstract: 本发明提供了一种IP报文的接收处理装置以及处理方法。来自MAC层的数据报文信息通过报文接收模块先缓存下来，报文接收模块同时控制着接收速度；接收到的速度合适的数据报文信息被放到缓存单元后，通过格式处理模块为后续的处理预留空白头，并添加头尾信息；然后数据一次进入长度校验模块和差错校验模块检验数据报文信息是否正确；未发生错误的数据报文信息随后一次进入填充处理模块和解封装处理模块，通过这些模块配合网络层的最大最小包限制；之后数据报文信息进入提取查找关键字模块，配合后面的路由表项查找与结果返回模块实现路由算法；最后通过转发模块形成处理好的IP报文发送至传输层。
-
-
-
-
-
-
-
-
Search Results
197
records
(took 0.068 seconds)
