-
公开(公告)号：CN113918876A
公开(公告)日：2022-01-11
申请号：CN202010802119.6
申请日：2020-08-11
Applicant: 南京大学
Abstract: 本申请公开了反卷积计算的方法、硬件加速器、设备及可读存储介质，该方法包括获取多个输入块，根据第一前置矩阵，对反卷积核中的数据进行变换，获取反卷积核矩阵，根据第二前置矩阵，分别对多个输入块中的数据进行变换，获取多个输入矩阵，然后分别将反卷积核矩阵与多个输入矩阵进行相乘，获取多个中间矩阵，将任一中间矩阵中所有层数据矩阵的数据按通道进行累加，获取多个累加矩阵。根据后置矩阵，分别对多个累加矩阵中的数据进行变换，获取多个输出块。将多个输出块依次排列成输出特征图，获取反卷积计算结果。上述计算过程中，未在原输入特征图中插入大量的零，有效提高了计算效率。
-
公开(公告)号：CN113887736A
公开(公告)日：2022-01-04
申请号：CN202111114741.9
申请日：2021-09-23
Applicant: 南京大学
IPC: G06N20/00
Abstract: 本申请提供基于Q‑learning的最优策略获取方法及装置。所述方法包括：从当前场景的起始状态开始，根据各个可执行动作所对应的当前Q值确定目标动作后，利用贝尔曼方程更新当前状态下每个可执行动作所对应的当前Q值，再控制智能体执行目标动作，以得到下一候选状态，直至到达终止状态或触碰到当前场景的边界，结束当前控制过程，获取当前控制过程所得的累加回报值，如此重复控制，最终将累加回报值最大的目标控制过程中智能体经过的所有候选状态，确定为从起始状态到终止状态的最优策略。整个过程通过并行更新当前状态下所有可执行动作的当前Q值，可以加快Q表的收敛速率，缩短训练时间，进而提高最优策略的获取效率。
-
公开(公告)号：CN113572482A
公开(公告)日：2021-10-29
申请号：CN202110888982.2
申请日：2021-08-03
Applicant: 南京大学
Abstract: 本申请涉及数字信息传输技术领域，提供一种仅基于最小值的LDPC码最小和译码方法。在使用本申请所述译码方法前，需预构造一个码字本征函数f：引入一个易于获得的动态变量α，通过蒙特卡罗法构造和拟合得到次小值与最小值的差值δ和动态变量α之间的固定函数关系δ＝f(α)；然后运用本申请所述译码方法进行译码：在常规译码流程的校验节点更新阶段中，只求最小值，并利用最小值、本征函数f和实时获得的动态变量α′，动态计算次小值，再进行后续的常规译码流程。本申请中获取次小值的过程不同于常规译码，仅需一次加法，且次小值与最小值的差值是简单动态产生的，能在保证LDPC译码复杂度降低的同时，减少译码性能损失。
-
公开(公告)号：CN113486298A
公开(公告)日：2021-10-08
申请号：CN202110721961.1
申请日：2021-06-28
Applicant: 南京大学
Abstract: 本申请实施例公开了基于Transformer神经网络的模型压缩方法、矩阵乘法模块，在该方法中，根据预设的第一参数，对原始权重矩阵中的每行权重进行分组，得到多个权重组，然后根据预设的第二参数，对每个权重组进行剪枝，最后获取非零权重矩阵以及二进制掩膜。该方法将权重的每行分为多组，各个权重组的非零元素数量一致，后续在计算流程中，并行计算的非零权重矩阵能够保持相同的计算时间，以此达到负载均衡的目的，具有较好的加速效果。
-
公开(公告)号：CN113225185A
公开(公告)日：2021-08-06
申请号：CN202110511804.8
申请日：2021-05-11
Applicant: 南京大学
Abstract: 本申请涉及密钥生成技术领域，提供一种基于哈希后量子签名的密钥生成硬件加速架构及方法，所述密钥生成硬件加速架构基于LMS密钥生成过程中算法与参数集的特征，设计了一种高速且可伸缩的硬件加速架构。该架构被设计为适用LMS方案的所有参数集，且通过适度的并行设计，可以同时实现低延时与高硬件利用率，同时，该架构在不同的参数实现时保持一定的恒定功率，可一定程度上帮助抵御功率攻击。
-
Patent Agency Ranking
公开(公告)号：CN112286490A
公开(公告)日：2021-01-29
申请号：CN202011254262.2
申请日：2020-11-11
Applicant: 南京大学
Abstract: 本申请示出一种循环迭代乘加运算的硬件架构及方法，用于公式的计算，包括：接收单元、选择单元、乘法器、加法器以及存储单元；乘法器计算an‑1和R的乘法结果输出至加法器，加法器计算乘法结果与第二选择器的筛选结果得到加法结果并将其分为高位和低位，输出至选择器进行下一轮循环迭代乘加运算，共进行n(n‑1)个时钟周期完成整个运算。本申请示出的一种循环迭代乘加运算的硬件架构及方法，计算复杂度低、资源消耗低、占用面积小，在需要计算该公式且对面积以及时钟频率有要求的特定场合能起到重要作用。
-
公开(公告)号：CN111446974A
公开(公告)日：2020-07-24
申请号：CN201910045503.3
申请日：2019-01-16
Applicant: 南京大学
Abstract: 本发明公开了一种低复杂度低延迟的GII-BCH编码器的硬件架构。现有文献对GII-BCH的编码算法研究仅仅停留在软件层面，本发明首次提出了GII-BCH编码器的硬件架构。该架构对GII-BCH的所有子码进行并行编码，子码的信息序列同时进入编码器，在经过一定延迟之后，编码器开始输出编码后的子码序列。该并行结构使得该编码器架构在要求高吞吐率应用场景中有着很大潜力。此外，传统GII-BCH码的编码器有着极高的硬件复杂度和延迟。我们对传统的编码算法进行修改，简化了转移矩阵，并且直接从转移矩阵中得到系数向量。系数向量主导了编码器的结构，因此我们由更为简化的系数向量得到复杂度更低，延迟更短的GII-BCH编码器。
-
公开(公告)号：CN110908635A
公开(公告)日：2020-03-24
申请号：CN201911073701.7
申请日：2019-11-04
Applicant: 南京大学
Abstract: 本发明公开了一种基于同源曲线的后量子密码学的高吞吐率模乘器及其相应的模乘方法。所述模乘器主要包括乘法模块，约减模块以及后处理模块。其中，乘法模块通过Karatsuba等方法减少乘法器数量。约减模块使用资源消耗更少的常数乘法器和并行化策略。后处理模块通过对加法器进行并行化处理同时提前计算好常数参数进行优化。因此，综上所述，本发明的模乘器具有高吞吐率的特点。另外，本发明公开的模乘方法为基于非常规基数的素数形式，使用优化的巴雷特约减方法，比传统的蒙哥马利表示方法有更快的计算速度。综上，本发明为目前的基于同源曲线的后量子加密学的加密方案提供了一种有效的模乘器架构和模乘方法。
-
公开(公告)号：CN110808742A
公开(公告)日：2020-02-18
申请号：CN201911161918.3
申请日：2019-11-22
Applicant: 南京大学
IPC: H03M13/11
Abstract: 本发明首次公开了一种通用于5G LDPC码的高吞吐率、低复杂度的译码器架构。首先，利用5G LDPC码基矩阵的部分正交性，采用层合并技术减少了时钟周期数，同时降低了校验信息存储器的面积消耗。其次，由于5G LDPC的行重非常不规则，采用了一种分布式存储结构来降低存储资源消耗。最后，为解决大规模读取和写入互联网络带来的高延迟、高复杂度问题，采用移位结构来实现软消息存储器，大大降低了互联网络的输入输出个数。此外，还在互联网络中应用了信息重排列来优化其内部架构。相较于常规的设计，本发明所公开的译码器的面积大大降低，并且能够提供更高的吞吐率，将吞吐率-面积比提升至原来的2.68倍。
-
公开(公告)号：CN110471642A
公开(公告)日：2019-11-19
申请号：CN201810453228.4
申请日：2018-05-10
Applicant: 南京大学
IPC: G06F7/20
Abstract: 本发明公开了一种基于Smith-Waterman算法的并行处理硬件加速单元。本并行加速单元由三个模块组成，匹配模块比较两个基因字符串的输入得到相似得分值x(i，j)；超前计算模块利用相似得分值计算得到超前计算项；计算得分模块通过传入的初始值和超前计算项同时计算输出16个得分值。将此并行处理单元组成脉动阵列结构，可以提高并行度，非常高效地处理两个基因序列的比对得到得分矩阵用以回溯找到最优的比对模型，提高了处理速度，减少了运算时间。
-
-
-
-
-
-
-
-
-
Search Results
197
records
(took 0.025 seconds)
