-
公开(公告)号：CN112286490A
公开(公告)日：2021-01-29
申请号：CN202011254262.2
申请日：2020-11-11
Applicant: 南京大学
Abstract: 本申请示出一种循环迭代乘加运算的硬件架构及方法，用于公式的计算，包括：接收单元、选择单元、乘法器、加法器以及存储单元；乘法器计算an‑1和R的乘法结果输出至加法器，加法器计算乘法结果与第二选择器的筛选结果得到加法结果并将其分为高位和低位，输出至选择器进行下一轮循环迭代乘加运算，共进行n(n‑1)个时钟周期完成整个运算。本申请示出的一种循环迭代乘加运算的硬件架构及方法，计算复杂度低、资源消耗低、占用面积小，在需要计算该公式且对面积以及时钟频率有要求的特定场合能起到重要作用。
-
公开(公告)号：CN114924708B
公开(公告)日：2025-04-22
申请号：CN202210518262.1
申请日：2022-05-12
Applicant: 南京大学 , 北京中电华大电子设计有限责任公司
IPC: G06F7/72
Abstract: 本申请公开了一种可配置的蒙哥马利模乘器，该模乘器包括输入存储单元、第一预设数值个处理单元、迭代输入单元、相加单元、第一输出单元、输出移位单元、第二输出单元和周期控制单元，其中，第一预设数值个处理单元用于接收输入数据，并对输入数据进行移位处理，周期控制单元通过计数值控制每个计数中周期处理单元、迭代输入单元、相加单元和第一输出单元的输出。本申请公开的模乘器可以通过改变处理单元的数目实现对其对应算法的参数的改变，从而改变运算的周期数和消耗的硬件资源，使模乘器能够满足对硬件面积和延时需求不同的密码系统的需要。
-
公开(公告)号：CN113300718B
公开(公告)日：2024-04-09
申请号：CN202110552038.X
申请日：2021-05-20
Applicant: 南京大学
IPC: H03M13/11
Abstract: 本申请提供一种编码方法、译码方法、编码装置和译码装置。该编码方法包括：获取信息矩阵，所述信息矩阵为信源经过RS编码以及预处理后形成的矩阵，所述预处理至少包括交织和映射；按照信息矩阵中各元素所在的位置将信息矩阵分解为多个子集；根据所述子集中目标元素的个数，生成1个比特的校验位；将所述信息矩阵与所述校验位组合后形成的码字矩阵作为编码序列进行传输。该编码方法采用RS+TPC级联编码方案，仅对每行和每列进行单比特奇偶校验，故所提出方案的复杂度明显低于RS+BCH级联方案，且译码性能和以往方案的性能相比有所提高，从而解决现有级联编码方式复杂度高而导致的资源消耗大，延时长的问题。
-
Patent Agency Ranking
公开(公告)号：CN112685003B
公开(公告)日：2024-05-28
申请号：CN202110006918.7
申请日：2021-01-05
Applicant: 南京大学
Abstract: 本申请公开了一种用于获取同源密码的模乘结果的运算装置，包括数据获取单元、数据处理单元、乘加单元、约简单元以及后处理单元，数据获取单元被配置为获取待处理的有限数域Fa和Fb，乘加单元被配置为对所述有限数域Fa和Fb执行乘加计算，得到乘加计算结果Fc，约简单元被配置为对所述乘加计算结果Fc执行约简计算，得到约简结果，后处理单元被配置为对所述约简结果执行后处理操作，得到模乘结果。通过并行计算约简结果，提升运算速度，降低运算延时，解决现有运算装置延时高、运算速度过慢的问题。
-
公开(公告)号：CN112286490B
公开(公告)日：2024-04-02
申请号：CN202011254262.2
申请日：2020-11-11
Applicant: 南京大学
Abstract: 本申请示出一种循环迭代乘加运算的硬件架构及方法，用于公式#imgabs0#的计算，包括：接收单元、选择单元、乘法器、加法器以及存储单元；乘法器计算an‑1和R的乘法结果输出至加法器，加法器计算乘法结果与第二选择器的筛选结果得到加法结果并将其分为高位和低位，输出至选择器进行下一轮循环迭代乘加运算，共进行n(n‑1)个时钟周期完成整个运算。本申请示出的一种循环迭代乘加运算的硬件架构及方法，计算复杂度低、资源消耗低、占用面积小，在需要计算该公式且对面积以及时钟频率有要求的特定场合能起到重要作用。
-
公开(公告)号：CN114924708A
公开(公告)日：2022-08-19
申请号：CN202210518262.1
申请日：2022-05-12
Applicant: 南京大学 , 北京中电华大电子设计有限责任公司
IPC: G06F7/72
Abstract: 本申请公开了一种可配置的蒙哥马利模乘器，该模乘器包括输入存储单元、第一预设数值个处理单元、迭代输入单元、相加单元、第一输出单元、输出移位单元、第二输出单元和周期控制单元，其中，第一预设数值个处理单元用于接收输入数据，并对输入数据进行移位处理，周期控制单元通过计数值控制每个计数中周期处理单元、迭代输入单元、相加单元和第一输出单元的输出。本申请公开的模乘器可以通过改变处理单元的数目实现对其对应算法的参数的改变，从而改变运算的周期数和消耗的硬件资源，使模乘器能够满足对硬件面积和延时需求不同的密码系统的需要。
-
公开(公告)号：CN113300718A
公开(公告)日：2021-08-24
申请号：CN202110552038.X
申请日：2021-05-20
Applicant: 南京大学
IPC: H03M13/11
Abstract: 本申请提供一种编码方法、译码方法、编码装置和译码装置。该编码方法包括：获取信息矩阵，所述信息矩阵为信源经过RS编码以及预处理后形成的矩阵，所述预处理至少包括交织和映射；按照信息矩阵中各元素所在的位置将信息矩阵分解为多个子集；根据所述子集中目标元素的个数，生成1个比特的校验位；将所述信息矩阵与所述校验位组合后形成的码字矩阵作为编码序列进行传输。该编码方法采用RS+TPC级联编码方案，仅对每行和每列进行单比特奇偶校验，故所提出方案的复杂度明显低于RS+BCH级联方案，且译码性能和以往方案的性能相比有所提高，从而解决现有级联编码方式复杂度高而导致的资源消耗大，延时长的问题。
-
公开(公告)号：CN112685003A
公开(公告)日：2021-04-20
申请号：CN202110006918.7
申请日：2021-01-05
Applicant: 南京大学
Abstract: 本申请公开了一种用于获取同源密码的模乘结果的运算装置，包括数据获取单元、数据处理单元、乘加单元、约简单元以及后处理单元，数据获取单元被配置为获取待处理的有限数域Fa和Fb，乘加单元被配置为对所述有限数域Fa和Fb执行乘加计算，得到乘加计算结果Fc，约简单元被配置为对所述乘加计算结果Fc执行约简计算，得到约简结果，后处理单元被配置为对所述约简结果执行后处理操作，得到模乘结果。通过并行计算约简结果，提升运算速度，降低运算延时，解决现有运算装置延时高、运算速度过慢的问题。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.021 seconds)
