公开(公告)号：CN118693157A

公开(公告)日：2024-09-24

申请号：CN202410860461.X

申请日：2024-06-28

Applicant: 浙江大学 ,  浙江大学杭州国际科创中心 ,  浙江创芯集成电路有限公司

Inventor： 黄霄云 ,  许凯 ,  高大为 ,  綦殿禹 ,  宋逸贤 ,  许成刚 ,  康平瑞

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/417

Abstract: 本发明公开了一种漏极拓展阶梯场板SOI‑FinFET器件。本发明包括硅衬底、埋氧层、源区、沟道区和漏区；所述埋氧层生长于硅衬底上方，源区、沟道区和漏区均位于埋氧层上方，源区和漏区位于沟道区两侧，所述沟道区和漏区之间生长有漏极拓展区，还包括包裹所述漏极拓展区的场板结构；所述漏极拓展区与场板结构用于调控器件内部电场分布，提高器件击穿电压。本发明通过在传统SOI‑FinFET器件中引入漏极拓展区和阶梯场板结构，提出了一种漏极拓展阶梯场板SOI‑FinFET器件。该器件的漏极拓展区和场板结构有效调控了器件内部电场分布，提高了器件击穿电压，实现了器件工作电压高于5V。

公开(公告)号：CN117832274A

公开(公告)日：2024-04-05

申请号：CN202311772058.3

申请日：2023-12-21

Applicant: 浙江大学 ,  浙江大学杭州国际科创中心 ,  浙江创芯集成电路有限公司

Inventor： 许凯 ,  黄霄云 ,  吴永玉 ,  宋逸贤 ,  康平瑞 ,  许成刚

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种伪栅阵列DEMOS器件及其制作方法。本发明中的伪栅阵列DEMOS器件包括硅衬底、阱区、源区、漏区、漂移区、伪栅阵列结构和栅极结构；在硅衬底上设有阱区和漂移区；所述栅极结构覆盖部分阱区和部分漂移区；所述源区与所述栅极结构的第一侧自对准；所述伪栅阵列结构由多个伪栅结构组成，且均位于所述漂移区上方，用于调漂移区的电场；所述漏区与远离所述栅极结构的伪栅结构的第二侧自对准。本发明设计了伪栅阵列DEMOS器件，该器件通过在漂移区上方增加伪栅阵列，并给予伪栅不同的偏置电压，可以有效调控器件漂移区处的电场，降低栅极与漂移区交界处的尖峰电场，大幅提升器件击穿电压和可靠性。

公开(公告)号：CN118016719A

公开(公告)日：2024-05-10

申请号：CN202410335901.X

申请日：2024-03-22

Applicant: 浙江大学 ,  浙江大学杭州国际科创中心 ,  浙江创芯集成电路有限公司

Inventor： 许凯 ,  宋逸贤 ,  高大为 ,  吴永玉 ,  黄霄云 ,  许成刚 ,  康平瑞

IPC: H01L29/78 ,  H01L29/51

Abstract: 本发明公开一种新型栅极的LDMOS器件结构。本发明包括衬底区、沟道区、漂移区和栅极结构，所述栅极结构由依次形成于衬底区表面的栅极介质层、多晶硅栅极和栅侧墙组成，所述栅极介质层使用两种不同介电常数的栅极介电层材料，使得源极侧沟道与漏极侧沟道拥有不同的阈值电压。本发明的使用了两种不同介电常数的栅极介电层材料，具有不同功函数的栅极影响沟道电势，使得源极侧沟道与漏极侧沟道拥有不同的阈值电压VT。通道中的VT差引起突然的电势分布，反过来又在通道中引起额外的电场峰值和局部增强的横向电场，局部增强的电场可以提高载流子的速度和电流能力。

公开(公告)号：CN117939171A

公开(公告)日：2024-04-26

申请号：CN202410128126.0

申请日：2024-01-30

Applicant: 浙江大学 ,  浙江大学杭州国际科创中心 ,  浙江创芯集成电路有限公司

Inventor： 许凯 ,  许成刚 ,  吴永玉 ,  宋逸贤 ,  康平瑞 ,  黄霄云

IPC: H04N19/91 ,  H04N19/50 ,  H04N19/119 ,  H04N19/80 ,  H04N19/186 ,  H04N19/176

Abstract: 本发明公开了一种基于ARGB无损压缩的VLSI实现方法，由图像块编码器VLSI电路和图像块解码器VLSI电路实现。图像块编码器包括第一数据预取模块，预测编码模块和半定长编码模块；图像块数据依次经过所述第一数据预取模块，预测编码模块和半定长编码模块后输出比特数据流至图像处理器；图像块解码器包括第二数据预取模块，半定长解码模块，预测解码模块和数据缓冲模块；图像处理器输出的比特数据流依次经过第二数据预取模块，半定长解码模块，预测解码模块和数据缓冲模块输出图像块数据。本发明所设计的图像块编/解码器VLSI电路具有低延迟和高吞吐率的优点，另外采用差分和中值边缘滤波的混合预测编码方法，提高了预测性能。

公开(公告)号：CN117613094A

公开(公告)日：2024-02-27

申请号：CN202311682202.4

申请日：2023-12-08

Applicant: 浙江大学 ,  浙江大学杭州国际科创中心 ,  浙江创芯集成电路有限公司

Inventor： 许凯 ,  宋逸贤 ,  吴永玉 ,  康平瑞 ,  许成刚 ,  黄霄云

IPC: H01L29/78 ,  H01L29/51 ,  H01L29/40

Abstract: 本发明公开一种使用高介电常数材料的新型DEMOS器件结构。本发明包括衬底区、沟道区、漂移区和栅极结构，所述栅极结构由依次形成于衬底区表面的栅极氧化层，多晶硅栅极和栅侧墙组成，在所述晶硅栅极和栅极氧化层之间添加有高k值的介电层，用于补偿器件中的电场，提升器件耐压性能。本发明添加的high‑k层介电常数更高，high‑k层对电场的补偿有助于使器件内的电场分布更加均匀，和得到优化。这种优化的分布有助于通过减少关键区域的电场集中来降低比导通电阻，从而实现更好的整体性能。其类似于双降低表面电场技术，但不要使用该技术复杂的制造工艺。

公开(公告)号：CN117577666A

公开(公告)日：2024-02-20

申请号：CN202311556395.9

申请日：2023-11-21

Applicant: 浙江大学 ,  浙江大学杭州国际科创中心 ,  浙江创芯集成电路有限公司

Inventor： 许凯 ,  黄霄云 ,  吴永玉 ,  康平瑞 ,  许成刚 ,  宋逸贤

IPC: H01L29/423 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种高频DEMOS器件及其制作方法。本发明中的高频DEMOS器件，包括硅衬底、阱区、源区、漏区、轻掺杂区和栅极结构。所述的栅极结构包括主栅极结构和从栅极结构，主栅极结构位于阱区的p或n型阱之上，用于接收输入信号；从栅极结构覆盖部分p型或n型阱和部分漂移区，用于接收固定偏压。由于本发明DEMOS的主栅极栅长远小于传统DEMOS器件的栅长，因而本发明器件的栅漏电容大幅减小，最大截止频率大幅上升，从而器件的高频性能得到了显著提高；与此同时，由于从栅极栅长较长且用来接收固定偏压，因而对器件的击穿电压影响不大。

公开(公告)号：CN119208360A

公开(公告)日：2024-12-27

申请号：CN202411257008.6

申请日：2024-09-09

Applicant: 浙江大学 ,  浙江创芯集成电路有限公司

Inventor： 姚一洋 ,  綦殿禹 ,  许凯 ,  吴永玉 ,  高大为

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明公开一种双栅LDMOS器件及其制备方法，所述双栅LDMOS器件包括衬底、埋栅层、体区和漂移区，位于体区内且与埋栅层同一侧的体电极和源极，位于漂移区顶部的浅槽隔离，位于漂移区内部的漏极，位于体区和漂移区上方的栅氧化层，位于栅氧化层上方的第二栅极；所述埋栅层由下至上依次包括第一氧化层、第一栅极和第二氧化层；所述第二栅极两端设有侧墙。本发明结构埋栅层的设置可以使得耗尽区在N型漂移区延展更多，降低源极和漏极之间的电场强度，进而提高关态耐压能力；此外，本发明结构可在开态时于埋栅层处产生沟道，进而增加电流路径，使得在相同的电压下导通电流增大，实现了在提高关态击穿电压的同时降低了开态导通电阻。

公开(公告)号：CN119129399A

公开(公告)日：2024-12-13

申请号：CN202411177594.3

申请日：2024-08-26

Applicant: 浙江大学

Inventor： 朱虞萱 ,  许凯 ,  高大为 ,  马奕涛 ,  汤宏宇

IPC: G06F30/27 ,  G06F30/10 ,  G06N3/0464 ,  G06N3/048 ,  G06N3/0985

Abstract: 本发明公开了一种用于CMOS器件电学特性的预测方法及系统，属于计算机辅助设计和仿真技术领域，包括：基于CMOS器件的产线数据，获取工艺参数和电性参数；基于工艺参数和电性参数的数据维度，调整模型的卷积层数，并在每层卷积之间设置激活函数，通过设置全连接层，构建预测模型，用于将工艺参数作为模型输入，将电性参数作为模型输出，对CMOS器件的电学特性进行预测。本发明避免了工艺参数在卷积时顺序导致的权重差异问题，并解决了过拟合问题，且更精确、更快地基于工艺参数预测CMOS器件的电性参数。

公开(公告)号：CN118275843A

公开(公告)日：2024-07-02

申请号：CN202410230437.8

申请日：2024-02-29

Applicant: 浙江大学

Inventor： 王耀庭 ,  高大为 ,  许凯

IPC: G01R31/26 ,  H01L21/66 ,  G01R19/00 ,  G01R27/02 ,  G01R27/26

Abstract: 本发明公开了一种CMOS变异性源评估方法。本发明首先获取晶圆上多个位置待评估器件栅极的关键尺寸数据；在线量测器件各项参数并绘制滚降曲线。其次根据已收集器件数据的分析，确认变异源种类；根据器件性能参数的波动情况，确认分析器件性能变异源的参数。然后基于变异源种类，对器件性能参数进行分解；使用协方差矩阵，对器件性能参数进行分析。最后结合参数特性限制条件，计算各个变异源在性能参数波动中的大小，完成评估。本发明通过统计的方法能够快速分析不同变异源对器件性能的影响，计算时间非常短，相对于仿真工具可以忽略。本发明无需使用3D‑TCAD计算工具，节约软件成本。

公开(公告)号：CN117438473A

公开(公告)日：2024-01-23

申请号：CN202311664273.1

申请日：2023-12-06

Applicant: 浙江大学杭州国际科创中心

Inventor： 许凯 ,  蔡豪 ,  黄贇

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种新型N柱超结结构横向扩散金属氧化物半导体，主要包括硅衬底、P类Drift浓度掺杂区、高浓度掺杂的P型区、源区、漂移区、栅极、漏区，通过借助其高耐压特性，调整漂移区的PN结的布局，降低导通电阻产生影响，达成穿通超结结构使PN间隔能实现完全耗尽得作用，与此同时，通过调整N Drift柱已经将其包围的高浓度掺杂的P型区的横向长度调节击穿电压，还通过调整N Drift柱的数量或者同时调整N Drift柱和将其包围的高浓度掺杂的P型区的浓度来调整击穿电压和降低导通电阻，使得漂移区的电荷在雪崩击穿前完全耗尽。