-
公开(公告)号：CN102522394A
公开(公告)日：2012-06-27
申请号：CN201110457938.2
申请日：2011-12-30
Applicant: 北京工业大学
IPC: H01L25/065 , H01L23/495 , H01L23/31 , H01L21/48 , H01L21/56 , H01L21/50
CPC classification number: H01L24/97 , H01L21/561 , H01L23/3107 , H01L23/3121 , H01L23/49548 , H01L23/49575 , H01L23/49582 , H01L23/49861 , H01L24/73 , H01L2224/32145 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/85 , H01L2224/83 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种芯片上芯片封装及制造方法。本封装包括引线框架、第一金属材料层、第二金属材料层、母IC芯片、子IC芯片、隔片、粘贴材料、绝缘填充材料和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。第一金属材料层和第二金属材料层分别配置于引线框架上表面和下表面。绝缘填充材料配置于引线框架的台阶式结构下。母IC芯片配置于引线框架上表面的第一金属材料层位置，子IC芯片上配置于母IC芯片的上方。母IC芯片和子IC芯片通过金属导线分别连接至多圈引脚的内引脚。塑封材料通过包覆母IC芯片和子IC芯片形成封装件。本发明是基于QFN封装的高可靠性、低成本、高I/O密度的三维封装结构及其制造方法。
-
公开(公告)号：CN102339809A
公开(公告)日：2012-02-01
申请号：CN201110344630.7
申请日：2011-11-04
Applicant: 北京工业大学
IPC: H01L23/495 , H01L23/31 , H01L21/56
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种多圈引脚排列四边扁平无引脚封装及制造方法。本多圈引脚排列四边扁平无引脚封装包括引线框架，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。金属材料层配置于引线框架上表面和下表面。IC芯片配置于引线框架上表面的金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。粘贴材料配置于IC芯片与引线框架上表面的金属材料层中间。IC芯片通过金属导线分别连接至多圈引脚的内引脚和芯片载体上表面。塑封材料包覆密封IC芯片、粘贴材料、金属导线、引线框架部分区域和部分金属材料层。本发明突破了低I/O数量瓶颈，提高封装可靠性。
-
公开(公告)号：CN103021890B
公开(公告)日：2016-06-29
申请号：CN201210550154.9
申请日：2012-12-17
Applicant: 北京工业大学
CPC classification number: H01L24/97 , H01L2224/32245 , H01L2224/48091 , H01L2224/48095 , H01L2224/48247 , H01L2224/48257 , H01L2224/73265 , H01L2224/97 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种QFN封装器件的制造方法。制造形成的QFN封装器件的芯片载荷和引脚无需基于事先制作成型的引线框架，而是在封装工艺过程中，有机结合电镀、机械磨削和切割方法形成具有台阶结构的芯片载体和引脚，独立的芯片载体和引脚在封装工艺过程中由配置的绝缘填充材料提供机械支撑和保护，采用绝缘填充材料和塑封材料进行二次包覆密封，制造形成的QFN封装器件具有高的I/O密度和良好的可靠性。
-
公开(公告)号：CN103165475B
公开(公告)日：2016-05-18
申请号：CN201210548637.5
申请日：2012-12-17
Applicant: 北京工业大学
CPC classification number: H01L24/97 , H01L2224/32245 , H01L2224/48091 , H01L2224/48095 , H01L2224/48247 , H01L2224/48257 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种半导体封装器件的制造方法。制造形成的QFN半导体封装器件的芯片载荷和引脚无需基于事先制作成型的引线框架结构，而是在封装工艺过程中，有机结合蚀刻、电镀、化学镀方法形成具有的台阶结构的芯片载体和引脚，采用塑封材料进行包封，塑封完成后，采用蚀刻或者机械磨削方法形成独立的芯片载体和引脚。
-
公开(公告)号：CN103000648B
公开(公告)日：2016-03-09
申请号：CN201210478706.X
申请日：2012-11-22
Applicant: 北京工业大学
IPC: H01L27/146
Abstract: 大芯片尺寸封装及其制造方法，属于传感器技术领域。在晶圆第一表面中硅衬底上方的中央设置有光学交互区，在设置有光学交互区的一面连接有金属互联结构，硅衬底上光学交互区周围的I/O通过金属互联结构连接到电极垫；金属互联结的表面设置有保护层，并在保护层上形成有台阶状的凸起或凹槽结构；晶圆的第一表面与玻璃片键合在一起，在玻璃片和晶圆之间形成空腔；晶圆的第二表面设置有TSV孔，通过TSV孔穿过硅衬底将电极垫连接到晶圆第二表面上面的焊盘垫，在TSV孔孔壁上依次制作有作钝化层和金属衬里，聚合物材料将TSV孔填充；在晶圆第二表面上制作防焊层，焊球制作在焊盘垫上。本发明改善了现有封装结构中玻璃和硅衬底之间的分层问题，提高了封装可靠性。
-
Patent Agency Ranking
公开(公告)号：CN103050452B
公开(公告)日：2016-01-20
申请号：CN201210550161.9
申请日：2012-12-17
Applicant: 北京工业大学
IPC: H01L23/31 , H01L23/495 , H01L21/56 , H01L21/60
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/32225 , H01L2224/32245 , H01L2224/48227 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/15311 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种再布线高密度AAQFN封装器件及其制造方法。制造形成的再布线高密度AAQFN封装器件的引脚在封装工艺过程中采用蚀刻或者电镀方法形成，采用注塑或者丝网印刷方法在引脚之间的凹槽中配置绝缘填充材料，采用蚀刻方法制作再布线层，并形成独立的引脚，采用塑封材料进行包封，塑封完成后，采用化学镀方法在引脚表面制作第二金属材料层。制造形成的再布线高密度AAQFN具有小的尺寸、高的I/O密度、低的制造成本和良好的可靠性。
-
公开(公告)号：CN102354689B
公开(公告)日：2013-12-04
申请号：CN201110345213.4
申请日：2011-11-04
Applicant: 北京工业大学
CPC classification number: H01L24/97 , H01L2224/48247 , H01L2224/92 , H01L2224/92247 , H01L2224/97 , H01L2924/01082 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种面阵引脚排列四边扁平无引脚封装及制造方法。本封装包括芯片载体，引脚，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。芯片载体具有凹槽结构和用于接地的引脚，多个引脚在封装件结构中呈面阵排列分布。金属材料层配置于芯片载体和多个引脚的上表面和下表面位置。IC芯片配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上。绝缘填充材料配置于多个引脚的台阶式结构下和芯片载体的凹槽中。粘贴材料配置于IC芯片与芯片载体上表面的金属材料层中间或者IC芯片与多个引脚上表面的金属材料层中间。通过塑封材料包覆密封形成封装体。本发明突破了低I/O数量瓶颈，提高封装可靠性。
-
公开(公告)号：CN102354691B
公开(公告)日：2013-11-06
申请号：CN201110344522.X
申请日：2011-11-04
Applicant: 北京工业大学
IPC: H01L23/495 , H01L23/31 , H01L21/48 , H01L21/56
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种高密度四边扁平无引脚封装及制造方法。本高密度四边扁平无引脚封装包括引线框架，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。金属材料层配置于引线框架上表面和下表面。IC芯片配置于引线框架上表面的金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。粘贴材料配置于IC芯片与引线框架上表面的金属材料层中间。IC芯片通过金属导线分别连接至多圈引脚的内引脚和芯片载体上表面。塑封材料包覆密封IC芯片、粘贴材料、金属导线、引线框架部分区域和部分金属材料层。暴露出封装件结构底面的芯片载体和外引脚具有凸起部分。本发明突破了低I/O数量瓶颈，提高封装可靠性。
-
公开(公告)号：CN103021983A
公开(公告)日：2013-04-03
申请号：CN201210478722.9
申请日：2012-11-22
Applicant: 北京工业大学
IPC: H01L23/485 , H01L21/60 , H01L27/146
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2924/1461 , H01L2924/00014 , H01L2924/00
Abstract: 一种晶圆级芯片尺寸封装及其制造方法，属于传感器领域。其包括晶圆，晶圆的正面为形成图像传感区的第一表面，晶圆的负面为第二表面；第一表面自上而下：微镜头、金属互联层和光学交互区；在第一表面制作未穿透硅衬底的硅通孔和重分布层，光学交互区周围的I/O连接到硅通孔；硅通孔孔壁制作作钝化层并填充；在重分布层上用聚合物材料制作第二保护层；第一表面与玻璃片之间键合，玻璃片和晶圆之间形成空腔；第二表面进行减薄，通过蚀刻工艺形成凹槽结构并暴露出硅通孔；第二表面上制作线路层将硅通孔连接到焊盘垫；在线路层上制作防焊层并暴露焊盘垫；焊球在焊盘垫上。本发明减少了工艺流程，提高了产品可靠性、生产效率，降低了生产的成本。
-
公开(公告)号：CN102543907A
公开(公告)日：2012-07-04
申请号：CN201110460400.7
申请日：2011-12-31
Applicant: 北京工业大学
IPC: H01L23/31 , H01L23/495 , H01L23/367 , H01L21/56
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/16245 , H01L2224/32245 , H01L2224/48247 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/18161 , H01L2924/30107 , H01L2924/3011 , H01L2224/81 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种热增强型四边扁平无引脚倒装芯片封装及制造方法。本封装包括引线框架、第一金属材料层、第二金属材料层、具有凸点的IC芯片、绝缘填充材料、粘贴材料、散热片、导热隔片和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。第一金属材料层和第二金属材料层分别配置于引线框架上表面和下表面。具有凸点的IC芯片倒装焊接配置于引线框架上表面的第一金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。导热隔片通过粘贴材料配置于IC芯片与芯片载体之间。散热片通过粘贴材料配置于IC芯片无缘面上。通过塑封材料包覆形成封装件。本发明提供了一种高可靠性、低成本、高I/O密度的QFN封装。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.026 seconds)
