-
公开(公告)号：CN102280465B
公开(公告)日：2013-05-29
申请号：CN201010207339.0
申请日：2010-06-13
Applicant: 北京大学
IPC: H01L27/24 , H01L29/872 , H01L21/822
CPC classification number: H01L27/2409 , G11C13/0007 , G11C13/003 , G11C17/06 , G11C2213/71 , G11C2213/72 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/122 , H01L45/1253 , H01L45/146 , H01L45/1683
Abstract: 本申请公开了一种阻变随机访问存储器件及其制造方法，该阻变随机访问存储器件包括设置在位线和字线之间的存储单元，所述存储单元包括阻变元件，以及肖特基二极管，所述肖特基二极管与所述阻变元件串联连接，其中，所述肖特基包括彼此接触的金属层和半导体层，并且金属层与半导体层之间的界面呈非平面的形状。该阻变随机访问存储器件可以减小在芯片上的占用面积并提供大的驱动电流，从而提高了存储密度。
-
公开(公告)号：CN102969328A
公开(公告)日：2013-03-13
申请号：CN201210521448.9
申请日：2012-12-06
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器交叉阵列结构及其制备方法。该结构包括：衬底，衬底上的衬底隔离层，衬底隔离层上方间隔排列的由金属层和隔离层重复叠加组成的条形结构，垂直于衬底隔离层和条形结构的间隔排列的金属柱，所述金属柱与衬底隔离层和条形结构之间存在阻变层。采用本发明的方法及其结构显著提高了集成密度；避免二极管在尺寸缩小后出现的提供电路能力不足的问题；实现多层的交叉阵列结构，显著降低了制造成本，非常适合大规模生产。
-
公开(公告)号：CN102738390A
公开(公告)日：2012-10-17
申请号：CN201110090961.2
申请日：2011-04-12
Applicant: 北京大学
IPC: H01L45/00 , H01L27/24 , H01L21/822 , H01L21/265
Abstract: 一种阻变存储器单元及其制造方法，该阻变存储器单元包括具有顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层的阻变存储器，具有源极、漏极和栅极的MOS管。所述阻变存储器的底电极由硅基材料形成，并且所述MOS管的源极连接到所述底电极。本发明的阻变存储器单元能够利用传统的CMOS工艺及设备进行制造，因而能够简化工艺步骤，降低制造成本，便于大规模生产。
-
公开(公告)号：CN102611424A
公开(公告)日：2012-07-25
申请号：CN201110435786.6
申请日：2011-12-22
Applicant: 北京大学
Abstract: 本发明公开了一种利用阻变器件实现积分运算方法，涉及半导体集成电路及其制造技术领域，所述方法包括：S1：对待输入信号进行时间采样；S2：对阻变器件进行复位操作；S3：将时间采样后的待输入信号输入所述阻变器件的阳电极；S4：在所述阻变器件的阳电极上输入预设电压；S5：读取所述阻变器件上的电流值；S6：计算获得所述阻变器件的当前电阻值；S7：计算所述阻变器件的初始电阻值与当前电阻值之间的差值，并根据所述差值与所述待输入信号的电压积分值之间的对应关系，以获得所述待输入信号的电压积分值。本发明利用阻变器件的特性，来实现积分器，具有结构简单、高速、低操作电压和电流、工艺兼容、以及成本低廉的特点。
-
公开(公告)号：CN102522501A
公开(公告)日：2012-06-27
申请号：CN201110452944.9
申请日：2011-12-29
Applicant: 北京大学
Abstract: 本发明公开了一种具有交叉阵列结构的阻变存储器及制备方法，涉及半导体集成电路及其制造技术领域，所述存储器包括：硅衬底，在所述硅衬底上设有第一隔离层，在所述第一隔离层上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的金属层和第二隔离层，所述纳米柱的材料为金属。本发明通过按照一定的结构设置，实现了在不增加工艺复杂度的情况下，提供了一种适合于三维集成的阻变存储器。
-
Patent Agency Ranking
-
公开(公告)号：CN102270738A
公开(公告)日：2011-12-07
申请号：CN201010198025.9
申请日：2010-06-03
Applicant: 北京大学
CPC classification number: H01L45/1616 , G11C13/0007 , H01L45/145 , H01L45/1666
Abstract: 本申请公开了一种包含电阻器的存储单元的制造方法，包括以下步骤：a)在绝缘衬底上形成底电极层；b)通过MOCVD在底电极层上形成阻变材料层；c)在阻变材料上形成顶电极层；以及d)对顶电极层和阻变材料层进行图案化，以形成分隔开的存储单元。利用MOCVD法可以制造厚度、组分精确可控且具有良好均匀性的阻变材料层，从而可以获得界面特性优良的MOM结构的RRAM的存储单元。
-
-
公开(公告)号：CN103337253B
公开(公告)日：2016-02-03
申请号：CN201310206577.3
申请日：2013-05-29
Applicant: 北京大学
IPC: G11C11/56
Abstract: 本发明提供一种RRAM逻辑器件的级联方法，包括以下步骤：S1、对RRAM器件施加电压信号，使得RRAM器件处于高阻态；S2、利用恒流源读取所述RRAM器件的阻值，并得到RRAM器件的放大电压；S3、将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器件；本发明解决了RRAM器件间连接并进行信号传递的问题，为RRAM成为新的逻辑器件提供必要的支持，本发明还提供一种RRAM逻辑器件的级联系统。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.018 seconds)
