-
-
公开(公告)号:CN105264775B
公开(公告)日:2018-01-19
申请号:CN201380039287.2
申请日:2013-12-31
Applicant: 北京大学
IPC: H03K19/20
CPC classification number: G06F7/5013 , G06F7/607
Abstract: 公开了一种基于阻变器件的全加器及其操作方法。利用基于阻变器件的交叉阵列构成多位全加器电路,其中本位和数据非挥发性存储于交叉阵列主对角线上,进位数据存储于主对角线两侧相邻单元。利用存储回路(串扰回路)的连通与否存储进位数据。本技术大幅简化了多位全加器电路。减少进位信号产生的额外电路,减少电路延时和芯片面积,并使加法器具有非挥发性存储的能力。
-
公开(公告)号:CN103762973B
公开(公告)日:2016-09-07
申请号:CN201310741039.4
申请日:2013-12-27
Applicant: 北京大学
IPC: H03K19/0944
Abstract: 本发明提供一种基于RRAM的可调幅脉冲产生电路及调节其脉冲幅度的方法,包括顺序连接的一个积分器和一个微分器,其特征在于,所述积分器中的输入电阻为一个带有阻值调节电路的第一RRAM,所述微分器中的反馈电阻为一个带有阻值调节电路的第二RRAM。本发明通过利用RRAM多阻态的特点实现了一种可调幅脉冲产生电路,并且可以在任意时刻对产生脉冲的幅度进行修改,通过利用RRAM作为逻辑器件,进一步拓宽了RRAM的应用领域。
-
公开(公告)号:CN103390629B
公开(公告)日:2016-08-10
申请号:CN201310302371.0
申请日:2013-07-15
Applicant: 北京大学
Abstract: 提供了一种阻变存储器,包括存储阵列,所述存储阵列包括:衬底;衬底隔离层,设置在衬底上;多个叠层结构,设置在衬底隔离层上;多个梳状金属层,沿所述叠层结构的长度方向设置在衬底隔离层和所述多个叠层结构上,每个梳状金属层的梳齿夹在相邻的叠层结构之间;以及多个阻变材料层,每个阻变材料层形成在相应的一个梳状金属层与所述衬底隔离层之间以及所述相应的一个梳状金属层与所述多个叠层结构之间。还提供了该阻变存储器的操作方法和制造方法。
-
公开(公告)号:CN105264775A
公开(公告)日:2016-01-20
申请号:CN201380039287.2
申请日:2013-12-31
Applicant: 北京大学
IPC: H03K19/20
CPC classification number: G06F7/5013 , G06F7/607
Abstract: 公开了一种基于阻变器件的全加器及其操作方法。利用基于阻变器件的交叉阵列构成多位全加器电路,其中本位和数据非挥发性存储于交叉阵列主对角线上,进位数据存储于主对角线两侧相邻单元。利用存储回路(串扰回路)的连通与否存储进位数据。本技术大幅简化了多位全加器电路。减少进位信号产生的额外电路,减少电路延时和芯片面积,并使加法器具有非挥发性存储的能力。
-
公开(公告)号:CN102931993B
公开(公告)日:2016-01-20
申请号:CN201210460723.0
申请日:2012-11-15
Applicant: 北京大学
IPC: H03M1/12
Abstract: 本发明涉及半导体集成电路及其制造技术领域,公开了一种模数转换装置及模数转换方法。该模数转换装置包括:数据采样保持单元,用于进行数据采样,得到模拟电压信号,并对模拟电压信号进行存储;量化单元,用于数据采样保持单元输出的模拟电压信号进行量化;编码单元,用于对量化单元输出的数据进行编码,得到数字信号;所述数据采样保持单元包括阻变存储器。本发明利用阻变存储器实现模数转换过程中的数据存储(或称为保持),实验表明,数据保持时间可以长达10年,因此能够保证数据的可靠性,从而也保证了模数转换装置的工作可靠性。另外,本发明的装置结构简单、成本低。
-
公开(公告)号:CN103280526B
公开(公告)日:2015-03-11
申请号:CN201310206768.X
申请日:2013-05-29
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻层,包括主要层和辅助层;所述辅助层位于所述主要层的上面;所述主要层的厚度大于辅助层的厚度;所述主要层由具有阻变特性的金属氧化物Ax1Oy1构成;所述辅助层由金属氧化物Bx2Oy2构成;x1、x2、y1、y2为与化学价相关的元素比例。本发明还公开了一种电学特性参数离散性较小的忆阻器。本发明所公开的忆阻层结构简单,性能优越,工艺复杂度低,节约了生产成本。
-
-
公开(公告)号:CN102623046B
公开(公告)日:2014-09-17
申请号:CN201110032218.1
申请日:2011-01-28
Applicant: 北京大学
IPC: G06F7/50
CPC classification number: G11C13/0007 , G11C11/5685 , G11C13/0069 , G11C2013/0073 , G11C2013/0083
Abstract: 一种能够实现多进制加法计算的阻变器件,以及利用阻变器件实现多进制加法计算的方法,所述阻变器件具有从高阻态到低阻态的多个阻值,每个阻值对应于一存储值,通过连续施加具有相同宽度和高度的set脉冲电压使阻变器件的存储值顺序加1,通过施加一reset脉冲电压使阻变器件的存储值置0,同时通过施加一个set脉冲电压使高位阻变器件的存储值加1,由此实现多进制加法计算。通过对阻变器件的操作可以同时实现数据存储和多进制加法运算,从而大大简化了电路结构,便于实现存储和计算的统一应用。
-
公开(公告)号:CN102655211B
公开(公告)日:2013-12-25
申请号:CN201210084396.3
申请日:2012-03-27
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器,所述方法包括以下步骤:A:通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上,再经热处理得到金属字线;B:采用溶胶凝胶法制备金属氧化物浆料;C:采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上,再经热处理得到阻变层;D:采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上,经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列,不需使用传统半导体制造工艺,因而降低了成本,其对工艺条件要求低,设备简单,工艺过程为低温过程,可与各种衬底材料和工艺兼容,且通过该方法制备的阻变存储器的特性和可靠性较好。
-
-
-
-
-
-
-
-
-