-
公开(公告)号：CN111624869B
公开(公告)日：2023-03-28
申请号：CN202010335962.8
申请日：2020-04-25
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G05B9/03
Abstract: 本发明属于网络安全技术领域，特别涉及一种自动感知攻击行为方法、系统及以太网交换机，将交换机服务请求分发至响应模块，所述响应模块包含用于数据交互处理的主控制器和用于交互数据处理的辅助控制器，所述主控制器和辅助控制器两者采用软和/或硬件存在差异且功能等价的控制器结构；响应模块中两个控制器依据服务请求分别生成响应数据；对响应数据进行比对来判定交换机异常并通知管理员。本发明依据该两个控制器的响应结果自动感知识别交换机异常，方案简单，便于部署实施，通过对响应数据比对可以成功多种攻击方式并上报管理员，实现自动感知交换机控制器异常，且能够保证交换机的工作状态始终受控，进一步确保网络空间的安全性和稳定可靠性。
-
公开(公告)号：CN113537284B
公开(公告)日：2023-01-24
申请号：CN202110627364.2
申请日：2021-06-04
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F18/25 , G06F18/2433 , G06F18/214 , G06N3/045 , G06N3/042 , G06N3/044 , G06N3/0442 , G06N3/0464 , G06N3/047 , G06N3/0475 , G06N3/08 , G06N3/092
Abstract: 本发明属于人工智能技术领域，特别涉及一种基于拟态机制的深度学习实现方法及系统，针对已训练的不同类型深度学习网络模型，将每个类型的深度学习网络模型作为执行体，构建异构执行体池；利用预设选择策略从异构执行体池中选取多个深度学习网络模型对目标数据进行检测分类，并依据检测分类结果确定用于最终检测分类输出的正确分类结果及用于重训练的异常分类结果；针对异常分类结果的深度学习网络模型进行下线，通过重训练来更新网络模型参数后再输送至异构执行体池进行上线。本发明将拟态防御应用于人工智能深度学习算法，利用不同算法间的异构性克服算法自身存在的脆弱性，进而提升算法整体的安全性，有效提升深度学习抗干扰攻击能力。
-
公开(公告)号：CN112152799B
公开(公告)日：2022-11-18
申请号：CN202010899528.2
申请日：2020-08-31
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L9/08
Abstract: 本发明提供一种面向多模执行体加密应用的密源归一机制。该密源归一机制包括：调度器接收各个执行体发送的申请密源的请求，所述密源是指影响加密的参数信息；调度器根据请求的密源类型，按照各密源类型对应的密源同步流程向不同的执行体返回相同的密源，以使得各个执行体的加密密文一致。本发明通过分析导致多模执行体加密应用表现不一的原因，设计了密源归一机制，使得多模执行体统一向调度器申请随机值、加密密钥以及字节数等密源信息，将密源归一，使得不同执行体产生的密文表现一致，解决了多模执行体中加密应用表现不一的问题，从而利于调度器进行仲裁判决。
-
公开(公告)号：CN112506730B
公开(公告)日：2022-11-01
申请号：CN202011244360.8
申请日：2020-11-10
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种适用于网络交换芯片ECC功能验证的验证平台及验证方法。该验证平台包括配置信息添加模块，用于在已有验证平台上添加配置信息和错误注入类型信息；错误注入模块，用于根据配置的ECC错误类型，向待测网络交换芯片进行错误注入；错误检查比对模块，用于根据向待测网络交换芯片注入的ECC错误类型提前得出待测网络交换芯片期望的输出结果和中断上报信息，接收待测网络交换芯片实际的输出结果，以及监测待测网络交换芯片实际的中断上报信息；并将期望的输出结果、中断上报信息和实际的输出结果、中断上报信息进行比对。本发明验证效率较高，功能点验证覆盖更全，易于EDA仿真实现。
-
公开(公告)号：CN112039720B
公开(公告)日：2022-03-25
申请号：CN202010756655.7
申请日：2020-07-31
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L43/0876 , H04L47/20 , H04L49/90
Abstract: 本发明属于数据流量控制技术领域，特别涉及一种1～100％流量精确可控流量发生装置及流量生成方法，该装置包括六个流量发生器，每个流量发生器的流量可软件定义为1％、2％、5％、10％、20％、50％和100％的流量中任一值；六个缓冲器，每一个流量发生器后面都对应设置一个缓冲器，用于缓存前级流量发生器生成的数据流量；一个调度器，用于对六个流量发生器生成的数据流量进行轮询调度，将六条数据流的流量组合汇聚输出总流量。本发明能够实现对数据流量的精确控制，数据流量可精确控制为1～100％内任意流量。
-
Patent Agency Ranking
公开(公告)号：CN108647289B
公开(公告)日：2022-01-21
申请号：CN201810422766.7
申请日：2018-05-05
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F16/22
Abstract: 本发明涉及基于布谷哈希和布隆过滤器的Hash建表方法。本发明将存储空间划分为m个组，每组包含一个存储表和n个过滤表，每个过滤表对应一个Hash函数，共有m*n个不同的Hash函数；另外选取m*n个不同的Hash函数备用；定义一个max_insert值，如果对某次输入数据的操作次数超过所述max_insert值，则表示填表失败。本发明提供的建表方法，有效地提高了空间利用率，利于在有限的硬件存储空间上进行设计开发。且不限制m的取值，m可以取任意设计者认为合适的值，相对于很多传统Hash建表方法来说，具有更高的灵活性。同时，本发明消除了对Hash函数选取的限制，更加易用。
-
公开(公告)号：CN113660558A
公开(公告)日：2021-11-16
申请号：CN202110866191.X
申请日：2021-07-29
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开一种基于FC交换芯片的时间同步延迟补偿装置及方法，该装置包括：ELS时间同步帧和原语解析模块、ELS时间同步帧和原语重组模块、接收通路延迟补偿寄存器rx_delay及发送通路延迟补偿寄存器tx_delay，ELS时间同步帧和原语解析模块用于对接收的ELS时间同步帧和时间同步原语进行解析；ELS时间同步帧和原语重组模块用于对接收的ELS时间同步帧和时间同步原语进行重组；接收通路延迟补偿寄存器rx_delay用于对FC协议链路接收通路的延迟进行补偿；发送通路延迟补偿寄存器tx_delay用于对FC协议链路发送通路的延迟进行补偿。本发明的时间同步精度高，硬件电路简易，可有效的节约芯片制造成本。
-
公开(公告)号：CN111030998B
公开(公告)日：2021-10-01
申请号：CN201911116565.5
申请日：2019-11-15
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L29/06
Abstract: 本发明属于协议解析处理技术领域，公开一种可配置的协议解析方法及系统，该方法包括：缓存协议数据；报头解析和提取，键值生成，CAM精确匹配，表项查找，中间信息和最终信息更新，语义解析和处理；该系统包括：报文缓存模块、报头解析和提取模块、键值生成模块、CAM模块、表项管理模块、中间信息和最终信息更新模块、语义解析及处理模块。本发明通过自定义配置CAM和表项数据，可自定义支持的协议解析类型，且处理速度快，协议解析通过环回的方式进行解析，节省了额外的硬件资源，相比常规的可编程协议解析平台，本发明仅需要按照约定数据格式向对应的CAM和RAM进行配置。
-
公开(公告)号：CN113111615A
公开(公告)日：2021-07-13
申请号：CN202110344051.6
申请日：2021-03-31
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F30/331 , G06F30/3312
Abstract: 本发明涉及芯片时钟检测技术领域，特别涉及一种SoC芯片时钟功能验证方法及系统，从SoC芯片外部管脚中选取用于引出芯片内部待测时钟的测试管脚；利用时钟仿真验证平台并根据芯片内时钟网络分布级数，对内部各时钟频率进行遍历，依次选择待测时钟，并通过测试管脚输出对待测时钟频率进行验证确认。本发明将内部待测时钟频率经过一定系数的分频之后引出至外部管脚，在仿真验证平台中，根据芯片内部时钟网络分布的级数，通过对不同层级的寄存器配置操作，可完成对全芯片所有时钟的时钟频率进行遍历和自动比较，不会遗漏每一个时钟，具有实现简单、自动化验证效率高等特点，适合于时钟网络复杂、时钟频点较多的SoC芯片或大规模ASIC芯片，具有较好应用前景。
-
公开(公告)号：CN110519116B
公开(公告)日：2021-01-22
申请号：CN201910631114.9
申请日：2019-07-12
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供了一种循环冗余校验码存储比较模块及交换设备性能测试系统，涉及交换设备技术领域，该模块包括第一循环冗余校验码存储单元，用于接收发送给待测试交换设备的第i个待转发数据包的第一循环冗余校验码，并将其按序写入存储空间；第一循环冗余校验码读取单元，用于当第一循环冗余校验码存储单元接收到经转发后的第i个数据包的第二循环冗余校验码时，按序从存储空间读取第一循环冗余校验码；比较单元，用于比较第一循环冗余校验码与第二循环冗余校验码是否一致，以判断第i个数据包的包转发是否正确。本发明实施例提供的循环冗余校验码存储比较模块，可以检测交换设备的包转发顺序是否正确，节省人力成本，并提高检测准确度。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.091 seconds)
