处理被处理体的方法
    21.
    发明授权

    公开(公告)号:CN108735596B

    公开(公告)日:2023-04-28

    申请号:CN201810349214.8

    申请日:2018-04-18

    Abstract: 本发明提供一种在被处理体有区域选择性地控制性良好地成膜的技术。一实施方式的方法包括在收纳有被处理体的处理容器内生成第1气体的等离子体,经被处理体的开口对被处理体的被蚀刻层各向异性地进行蚀刻的步骤,在该步骤之后还包括反复实施包括下述步骤的流程在开口的内侧的表面形成膜的步骤,流程包括:向处理容器内供给第2气体的第1步骤;对处理容器内的空间进行吹扫的第2步骤;在处理容器内生成包含氧原子的第3气体的等离子体的第3步骤;对处理容器内的空间进行吹扫的第4步骤,第1气体包含碳原子和氟原子,第2气体包含氨基硅烷类气体,被蚀刻层是含有硅的亲水性的绝缘层,第1步骤不生成第1气体的等离子体。

    处理被处理体的方法
    22.
    发明公开

    公开(公告)号:CN115732351A

    公开(公告)日:2023-03-03

    申请号:CN202211541768.0

    申请日:2018-08-24

    Inventor: 田端雅弘

    Abstract: 本发明提供一种处理被处理体的方法,其在被处理体上的图案形成中抑制高精度的最小线宽的偏差。利用与ALD法同样的方法反复执行第一步骤的膜形成处理中形成的膜的膜厚根据形成该膜的面的温度而不同,基于上述情况,为了降低晶片的表面中沟槽的偏差,在按晶片的表面的每一区域调节温度之后进行膜形成处理,能够降低晶片的表面中的沟槽的偏差,并且能够在沟槽的内表面按每一原子层高精细地形成含硅氧化物的膜。当形成有膜的沟槽的沟槽宽度比基准宽度窄时,为了扩展沟槽宽度,利用与ALE法同样的方法进行反复执行第2流程的蚀刻处理,各向同性地均匀地蚀刻设置在沟槽的内表面的膜。

    蚀刻方法
    23.
    发明授权

    公开(公告)号:CN108735598B

    公开(公告)日:2023-01-06

    申请号:CN201810329352.X

    申请日:2018-04-13

    Abstract: 本发明提供一种能够良好地进行立体图案的形成的各向异性蚀刻的技术。在一个实施方式中,提供被处理体的蚀刻方法。被处理体包括支承基体和被处理层,被处理层设置在支承基体的主面并包括多个凸区域,多个凸区域分别延伸到主面的上方,多个凸区域各自的端面在从所述主面上看时露出。该方法包括:在多个凸区域各自的端面形成膜的第一步骤;对通过第一步骤形成的膜进行各向异性蚀刻,有选择地使一个或多个端面露出的第二步骤;和将通过第二步骤而露出的端面按每一原子层进行各向异性蚀刻的第三步骤,其中,被处理层包含硅氮化物,膜包含硅氧化物。

    蚀刻膜的方法
    24.
    发明公开

    公开(公告)号:CN111463123A

    公开(公告)日:2020-07-28

    申请号:CN202010016949.6

    申请日:2020-01-08

    Abstract: 本发明提供蚀刻膜的方法。在一实施方式中,提供蚀刻基片的膜的方法。基片具有膜和形成于该膜上的掩模。方法包括在掩模的上表面之上选择性地形成沉积物的步骤。方法在形成沉积物的步骤后,还包括蚀刻膜的步骤。进行蚀刻的步骤包括在基片上形成处理气体的等离子体中所含的化学种的层的步骤。进行蚀刻的步骤还包括为了使化学种与膜反应,而从非活性气体的等离子体对基片供给离子的步骤。本发明能够抑制膜的蚀刻导致的掩模的膜厚减少。

    蚀刻方法
    25.
    发明公开

    公开(公告)号:CN108735598A

    公开(公告)日:2018-11-02

    申请号:CN201810329352.X

    申请日:2018-04-13

    Abstract: 本发明提供一种能够良好地进行立体图案的形成的各向异性蚀刻的技术。在一个实施方式中,提供被处理体的蚀刻方法。被处理体包括支承基体和被处理层,被处理层设置在支承基体的主面并包括多个凸区域,多个凸区域分别延伸到主面的上方,多个凸区域各自的端面在从所述主面上看时露出。该方法包括:在多个凸区域各自的端面形成膜的第一步骤;对通过第一步骤形成的膜进行各向异性蚀刻,有选择地使一个或多个端面露出的第二步骤;和将通过第二步骤而露出的端面按每一原子层进行各向异性蚀刻的第三步骤,其中,被处理层包含硅氮化物,膜包含硅氧化物。

    半导体制造方法和等离子体处理装置

    公开(公告)号:CN108511389A

    公开(公告)日:2018-09-07

    申请号:CN201810167763.3

    申请日:2018-02-28

    Abstract: 提供一种半导体制造方法和等离子体处理装置,目的在于在半导体制造中防止被处理体上的导电层的腐蚀。该半导体制造方法包括:第一工序,将被处理体的导电层之上的绝缘膜蚀刻成掩模的图案,使所述导电层在所形成的所述绝缘膜的凹部露出;以及第二工序,在所述导电层露出的绝缘膜的凹部形成有机膜,其中,所述第二工序包括以下工序:将腔室的内部保持规定的压力,将台冷却至-20℃以下的极低温,并将被处理体设置在该台上;向所述腔室的内部供给包含低蒸气压材料的气体的气体;以及从所供给的所述包含低蒸气压材料的气体的气体生成等离子体,通过该等离子体将从所述低蒸气压材料生成的前驱体堆积于所述绝缘膜的凹部来形成所述有机膜。

    蚀刻装置
    29.
    发明授权

    公开(公告)号:CN114156156B

    公开(公告)日:2024-11-15

    申请号:CN202111453386.8

    申请日:2017-12-13

    Abstract: 本发明提供一种蚀刻装置,其包括:具有气体导入口和排气口的腔室;设置在所述腔室内的基片支承部,该基片支承部包括电极,可对该电极供给高频偏置电力;等离子体产生部;和进行下述的a控制~c控制的控制部,a控制,将包括由氮化硅形成的第一区域和由氧化硅形成的第二区域的基片放置在所述基片支承部上,b控制,供给所述高频偏置电力,从含氢的第一气体产生第一等离子体以对所述第一区域进行改性,c控制,停止所述高频偏置电力的供给,从含氟的第二气体产生第二等离子体以除去改性了的所述第一区域。

    处理方法和等离子体处理装置

    公开(公告)号:CN110581050B

    公开(公告)日:2024-06-11

    申请号:CN201910475932.4

    申请日:2019-06-03

    Abstract: 本发明提供能够提高有选择的处理的控制性能的技术。在一个实施方式中,提供一种在处理容器内进行的被处理体的处理方法,其包括:通过等离子体气相沉积在配置在处理容器内的被处理体的表面有选择地形成第一膜的第一步骤;和在不存在第一膜的区域通过原子层沉积形成第二膜的第二步骤。第二步骤通过反复执行流程形成第二膜,该流程包括:向处理容器内供给前体气体在被处理体的表面形成前体层的第三步骤;在第三步骤之后对处理容器内进行吹扫的第四步骤;在第四步骤之后,在处理容器内通过使前体暴露在改性等离子体中而将前体层变换成第二膜的第五步骤;和在第五步骤之后对处理容器内的空间进行吹扫的第六步骤。该处理方法可由等离子体处理装置执行。

Patent Agency Ranking