-
公开(公告)号：CN100505320C
公开(公告)日：2009-06-24
申请号：CN200610094110.4
申请日：2006-06-22
Applicant: 三洋电机株式会社
IPC: H01L29/866 , H01L21/329
CPC classification number: H01L29/866 , H01L29/66106
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，由于硅表面的结晶缺陷等原因而存在齐纳二极管特性波动的问题。本发明的半导体装置在P型单晶硅衬底(2)上形成N型外延层(4)。在外延层(4)上形成作为阳极区域的P型扩散层(5、6、7、8)以及作为阴极区域的N型扩散层(9)。通过P型扩散层(8)和N型扩散层(9)的PN结区域，构成齐纳二极管(1)。通过该结构，电流路径成为外延层(4)深部，可防止由于外延层(4)表面的结晶缺陷等而引起的齐纳二极管(1)的饱和电压波动。
-
公开(公告)号：CN101026191A
公开(公告)日：2007-08-29
申请号：CN200710084951.1
申请日：2007-02-17
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0878 , H01L29/0688 , H01L29/0847 , H01L29/404 , H01L29/66659 , H01L29/7835
Abstract: 本发明涉及一种高耐压MOS晶体管，其具有300V左右的高的源极－漏极耐压Bvds，并且具有低的接通电阻。形成有从源极层(55)侧向栅极电极(54)下方延伸的N型体层(63)。形成有比第一漂移层(65)更深地扩散到外延半导体层(51)中，并从第一漂移层(65)的下方向栅极电极(54)的下方延伸，在该栅极电极(54)的下方与体层(63)形成PN结的P型第二漂移层(64)。该第二漂移层(64)和源极层(55)之间的体层(63)的表面成为沟道区域(CH2)。第一漂移层(65)形成为从容易产生电场集中的栅极电极(54)的左端部(E1)离开。
-
公开(公告)号：CN1992338A
公开(公告)日：2007-07-04
申请号：CN200610149406.1
申请日：2006-11-17
Applicant: 三洋电机株式会社
IPC: H01L29/735 , H01L21/331
CPC classification number: H01L29/735 , H01L29/0692 , H01L29/6625
Abstract: 一种半导体装置及其制造方法，其所要解决的问题是在以往的半导体装置中，由于集电极区域形成得宽，故难以缩小设备尺寸。本发明的半导体装置中，在P型单晶硅基板(2)上层叠N型外延层(4)。在外延层(4)上形成作为基极引出区域的N型扩散层(5)、作为发射极区域的P型扩散层(6、7)、作为集电极区域的P型扩散层(8、9)。发射极区域在其深向部位具有比其表面附近的扩散宽度宽的区域，横型PNP晶体管(1)在外延层(4)深向部位形成最小基极宽度。根据该构造，在缩小集电极区域的情况下也能够得到希望的hfe值。并且，可缩小设备尺寸。
-
公开(公告)号：CN1280917C
公开(公告)日：2006-10-18
申请号：CN01117409.9
申请日：2001-04-26
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66659 , H01L21/26586 , H01L29/7835
Abstract: 本发明的课题是谋求工作耐压的提高。本发明的半导体装置具有：栅电极(4)；以与该栅电极邻接的方式形成的低浓度的N-型漏区(2)；以及N+型漏区(6)，离开上述栅电极(4)的另一端且被包含在上述低浓度的N-型漏区(2)中，其特征在于：形成了中等浓度的N型层(7A)，该层处于至少从离上述栅电极(4)存在规定间隔的位置起横跨上述高浓度的N+型漏区(6)间的区域，在上述衬底(1)内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低。
-
公开(公告)号：CN1258818C
公开(公告)日：2006-06-07
申请号：CN01117410.2
申请日：2001-04-26
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66659 , H01L21/26586 , H01L29/7835
Abstract: 本发明的课题是谋求工作耐压的提高。特征在于，具备：N+型源区(9)，与栅电极(7)的一端邻接；N-型漏区(5A)和与该漏区(5A)相连地形成的N-型漏区(5B)，在上述第1栅绝缘膜(4)下至少在上述衬底内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低；N+型漏区(10)，离开上述栅电极(7)的另一端且被包含在上述N-型漏区(5B)中：以及N型层(11)，从上述第1栅绝缘膜(4)的一个端部起横跨上述N+型漏区(10)间。
-
Patent Agency Ranking
公开(公告)号：CN1240139C
公开(公告)日：2006-02-01
申请号：CN03147849.2
申请日：2003-06-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L29/66659 , H01L29/1083 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，提高高耐压MOS晶体管的静电破坏耐量。在MOS晶体管的N+型漏层(9)下不形成N-型漏层(11)，且在N+型漏层(9)下的区域形成P+型埋入层(11)。在N+型漏层(9)和P+型埋入层(11)之间形成高浓度的PN结。即，局部形成结耐压小的区域。因此，在栅极(6)下的N-型漏层(2)热破坏前，浪涌电流通过该PN结逃逸到硅衬底1。其结果可提高ESD耐量。
-
公开(公告)号：CN1206712C
公开(公告)日：2005-06-15
申请号：CN02152674.5
申请日：2002-11-29
Applicant: 三洋电机株式会社 , 新潟三洋电子株式会社
IPC: H01L21/336 , H01L21/265 , H01L29/78
CPC classification number: H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
Abstract: 一种半导体装置的制造方法，包括下列步骤：在第一导电类型的半导体衬底内形成第二导电类型的第一阱区域的步骤；在半导体衬底内形成其杂质浓度比第一阱区域的杂质浓度高的第二导电类型的第二阱区域的步骤；在第一阱区域上形成第一栅绝缘膜的步骤；在第二阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以穿透第一栅绝缘膜和第二栅绝缘膜的条件向第一阱区域和第二阱区域内离子注入第一导电类型的第一杂质，在第一栅绝缘膜之下形成第二离子注入层，在第二栅绝缘膜之下形成第一离子注入层步骤；以及以不穿透第一栅绝缘膜、穿透第二栅绝缘膜的条件，向第二阱区域内离子注入第一导电类型的第二杂质，在第二栅绝缘膜之下形成第三离子注入层的步骤。
-
公开(公告)号：CN1373520A
公开(公告)日：2002-10-09
申请号：CN01121421.X
申请日：2001-04-26
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66659 , H01L29/0847 , H01L29/7835
Abstract: 提供一种可提高工作耐压的半导体装置及其制造方法。该半导体装置具有在P型的半导体衬底1上通过栅极绝缘膜3形成的栅电极4、与该栅电极邻接地形成的低浓度N—型漏区2、与上述栅电极4隔开且包含在上述低浓度的N—型漏区2内的高浓度N+型漏区6,要形成中浓度的N型层7C,使得至少从上述栅电极4附近向上述高浓度N+型漏区6其杂质浓度变高。
-
公开(公告)号：CN101026192A
公开(公告)日：2007-08-29
申请号：CN200710084957.9
申请日：2007-02-17
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7835 , H01L29/086 , H01L29/0878 , H01L29/0886 , H01L29/402 , H01L29/66659
Abstract: 本发明提供一种高耐压MOS晶体管，其具有高的栅极耐压和高的源极－漏极耐压，并且具有低的接通电阻。其在外延硅层(2)上，经由LOCOS膜(4)形成栅极电极(5)。在LOCOS膜(4)的左侧形成P型第一漂移层(6)，在LOCOS膜(4)的右侧的外延硅层(2)表面上，与第一漂移层(6)相向，且在其间夹着栅极电极(5)而配置P+型源极层(7)。形成有比第一漂移层(6)更深地向外延硅层(2)中扩散、并从第一漂移层(6)下方向LOCOS膜(4)的左侧下方延伸的P型第二漂移层(9)。在LOCOS膜(4)的左端下方的第二漂移层(9)的下部形成有凹部R。
-
公开(公告)号：CN1941420A
公开(公告)日：2007-04-04
申请号：CN200610094110.4
申请日：2006-06-22
Applicant: 三洋电机株式会社
IPC: H01L29/866 , H01L21/329
CPC classification number: H01L29/866 , H01L29/66106
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，由于硅表面的结晶缺陷等原因而存在齐纳二极管特性波动的问题。本发明的半导体装置在P型单晶硅衬底(2)上形成N型外延层(4)。在外延层(4)上形成作为阳极区域的P型扩散层(5、6、7、8)以及作为阴极区域的N型扩散层(9)。通过P型扩散层(8)和N型扩散层(9)的PN结区域，构成齐纳二极管(1)。通过该结构，电流路径成为外延层(4)深部，可防止由于外延层(4)表面的结晶缺陷等而引起的齐纳二极管(1)的饱和电压波动。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.036 seconds)
