-
Patent Agency Ranking
公开(公告)号：CN118262778A
公开(公告)日：2024-06-28
申请号：CN202311533676.2
申请日：2023-11-16
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 一种半导体存储器设备包括存储器单元阵列和列存取电路。存储器单元阵列包括多个子阵列块，并且多个子阵列块中的每一个包括易失性存储器单元。列存取电路：接收多个数据单元，多个数据单元中的每一个包括比率为k:1的正常数据和元数据，元数据与管理正常数据相关联；将与向位线传送数据单元相关联的p条列选择线以k:1的比率分配给数据单元中的多个正常数据和多个元数据；并且将多个正常数据当中的第一正常数据的子单元和第一元数据的子单元分别存储在多个子阵列块中的第一子阵列块的第一区域和第二区域中。
-
公开(公告)号：CN115641888A
公开(公告)日：2023-01-24
申请号：CN202210857130.1
申请日：2022-07-20
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/409 , G11C29/42
Abstract: 提供了半导体存储器装置和存储器系统。半导体存储器装置包括：存储器单元阵列，其包括多个存储器单元行、行锤击管理电路和刷新控制电路。行锤击管理电路响应于来自外部存储器控制器的激活命令对与多个存储器单元行中的每一个关联的访问次数进行计数，以将计数值作为计数数据存储在多个存储器单元行中的每一个中；行锤击管理电路基于计数值确定与多个存储器单元行中的被密集访问超过预定参考次数的至少一个存储器单元行关联的锤击地址；并且行锤击管理电路执行内部读取‑更新‑写入操作。刷新控制电路接收锤击地址，并且对物理地邻近于与锤击地址对应的存储器单元行的受害存储器单元行执行锤击刷新操作。
-
公开(公告)号：CN114694701A
公开(公告)日：2022-07-01
申请号：CN202111253410.3
申请日：2021-10-27
Applicant: 三星电子株式会社
Abstract: 一种半导体存储设备包括存储单元阵列、读出放大器电路和随机码生成器。存储单元阵列被划分为沿第一方向和与第一方向交叉的第二方向布置的多个子阵列块。读出放大器电路相对于存储单元阵列沿第二方向布置，并且包括多个输入/输出(I/O)读出放大器。随机码生成器基于功率稳定信号和反熔丝标志信号生成随机确定的随机码。从第一组I/O读出放大器中选择的第二组I/O读出放大器通过对主数据的数据比特进行数据加扰来执行数据I/O操作。第一组I/O读出放大器对应于通过访问地址访问的第一组子阵列块。
-
公开(公告)号：CN114694698A
公开(公告)日：2022-07-01
申请号：CN202111108880.0
申请日：2021-09-22
Applicant: 三星电子株式会社
Abstract: 半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述清理控制电路基于用于刷新所述存储单元行的刷新行地址生成用于对第一存储单元行执行清理操作的清理地址。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路在第一间隔期间对所述第一存储单元行中的多个子页面执行错误检测及纠正操作以对错误发生数量计数，并且基于所述第一存储单元行中的所述错误发生数量确定在所述清理操作中的第二间隔中的子操作。
-
公开(公告)号：CN114253759A
公开(公告)日：2022-03-29
申请号：CN202110871357.7
申请日：2021-07-30
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 一种半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器、清理控制电路和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述清理控制电路基于对所述存储单元阵列执行的刷新操作产生清理地址。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路对第一存储单元行中的多个子页面执行错误检测操作，以对错误发生数目进行计数，并基于所述错误发生数目判定是否纠正在其中检测到错误的码字。回写未纠正的码字或纠正后的码字，并且基于所述错误发生数目，可以将所述第一存储单元行的行地址作为行故障地址存储在所述故障地址寄存器中。
-
-
-
-
Search Results
25
records
(took 0.048 seconds)
