-
公开(公告)号：CN117746942A
公开(公告)日：2024-03-22
申请号：CN202311157107.2
申请日：2023-09-08
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408 , G11C11/409
Abstract: 提供了装置、存储器控制器的操作方法、存储器装置和计算快速链路存储器扩展装置，都用于管理行锤击。装置包括存储器装置和存储器控制器，存储器控制器被配置为基于输入行地址来检测行锤击攻击模式的模式大小和行锤击地址的行分布，根据行分布的类型来确定是否执行刷新管理，以及对于与模式大小对应的L次访问，向存储器装置提供刷新管理命令和目标行地址，其中，L是大于或等于1的整数。
-
公开(公告)号：CN116417031A
公开(公告)日：2023-07-11
申请号：CN202211651583.5
申请日：2022-12-21
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件。所述存储器件包括：存储器存储体，所述存储器存储体包括多个存储体，所述多个存储体中的每个存储体包括存储单元；以及PIM(存储器中处理)电路，所述PIM电路包括多个PIM块，每个所述PIM块包括算术逻辑单元(ALU)和地址生成单元，所述ALU被配置为使用从所述多个存储体中的至少一个存储体获取的内部数据来执行算术运算。所述多个PIM块包括分配给至少一个第一存储体的第一PIM块和分配给至少一个第二存储体的第二PIM块。所述第一PIM块的所述地址生成单元被配置为针对所述至少一个第一存储体生成第一内部行地址，并且所述第二PIM块的所述地址生成单元被配置为针对所述至少一个第二存储体生成第二内部行地址。
-
公开(公告)号：CN115862704A
公开(公告)日：2023-03-28
申请号：CN202210920554.8
申请日：2022-08-02
Applicant: 三星电子株式会社
IPC: G11C11/4096
Abstract: 提供了存储器装置。所述存储器装置包括：存储器单元阵列；存储器中处理(PIM)电路，被配置为执行处理操作；以及控制逻辑电路，被配置为控制正常模式和内部处理模式。控制逻辑电路在内部处理模式下将通过PIM电路的处理操作获得的操作结果写入存储器单元阵列中，并且将从存储器单元阵列读取的读取数据提供给PIM电路。
-
公开(公告)号：CN112786086A
公开(公告)日：2021-05-11
申请号：CN202010776038.3
申请日：2020-08-05
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 公开了存储器装置和包括存储器装置的存储器系统。根据发明构思的一些方面的存储器装置包括：存储器单元阵列，包括多个存储体；至少一个处理元件(PE)，连接到从所述多个存储体选择的至少一个存储体；和控制逻辑，被配置为控制包括在所述多个存储体中的每个中的字线被激活的激活操作，并且被配置为基于PE启用信号来控制至少一个存储体被刷新的刷新操作，PE启用信号被配置为选择性地启用所述至少一个PE。
-
公开(公告)号：CN111179999A
公开(公告)日：2020-05-19
申请号：CN201910755942.3
申请日：2019-08-15
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体存储器件、存储系统和操作半导体存储器件的方法。半导体存储器件包括存储单元阵列和包括ECC引擎的接口电路。所述存储单元阵列包括正常单元区域和包括第一子奇偶校验区域和第二子奇偶校验区域的奇偶校验单元区域。所述接口电路接收主数据和包括外部奇偶校验位或数据掩码信号的子数据，基于所述数据掩码信号的掩码位生成标记信号，响应于操作模式和所述标记信号对所述主数据执行ECC编码操作，将所述主数据存储在所述正常单元区域中，响应于所述操作模式将所述外部奇偶校验位或所述标记信号存储在所述第二子奇偶校验区域中，响应于所述操作模式和所述标记信号，对从所述正常单元区域读取的所述主数据执行ECC解码操作。
-
Patent Agency Ranking
公开(公告)号：CN119964614A
公开(公告)日：2025-05-09
申请号：CN202410740065.3
申请日：2024-06-07
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4076 , G11C11/4093 , G11C11/408 , G11C11/4096
Abstract: 提供了一种存储器件及其刷新方法。所述存储器件可以包括：攻击行选择器，所述攻击行选择器被配置为在第一时间点接收激活信号，并且基于累计值来生成更新信号；攻击行寄存器，所述攻击行寄存器被配置为接收与所述激活信号对应的激活行地址，并且基于所述更新信号和所述激活行地址来确定攻击行地址；以及受害行确定器，所述受害行确定器被配置为基于所述攻击行地址来确定受害行地址。所述存储器件可以被配置为响应于来自外部装置的刷新命令，对与所述受害行地址对应的受害行执行刷新操作。所述累计值可以是从接收到所述刷新命令的时间点到所述第一时间点接收到的激活信号的数目。
-
公开(公告)号：CN119943103A
公开(公告)日：2025-05-06
申请号：CN202411568574.9
申请日：2024-11-05
Applicant: 三星电子株式会社
IPC: G11C11/408
Abstract: 提供了一种存储器装置和一种存储器装置的执行存储器内处理的方法。该存储器装置包括：存储器单元阵列；以及存储器内处理(PIM)单元，其包括多个乘法和累加(MAC)运算器，多个MAC运算器被配置为基于存储在存储器单元阵列中的数据来执行乘法累加运算。多个MAC运算器在第一阶段中基于数据执行乘法累加运算，并且在第二阶段中基于乘法累加运算的结果值执行部分和运算。
-
公开(公告)号：CN119002796A
公开(公告)日：2024-11-22
申请号：CN202410048011.0
申请日：2024-01-12
Applicant: 三星电子株式会社
Abstract: 提供了存储器系统、操作其的方法及包括其的电子系统。该存储器系统包括多个易失性存储器件和被配置为控制多个易失性存储器件的存储器控制器，其中存储器控制器包括：主机接口，其被配置为基于快速计算链路(CXL)通信协议与主机装置通信；纠错水平(ECL)管理器，其被配置为：通过主机接口从主机装置接收高速缓存行数据，以及基于与高速缓存行数据相关联的单元可靠性信息和数据可靠性请求信息，输出指示第一纠正水平和第二纠正水平中的一者作为纠错水平的纠错码(ECC)控制信号；以及ECC引擎，其被配置为：基于ECC控制信号指示第一纠正水平生成与高速缓存行数据相关联的第一奇偶校验符号，以及基于ECC控制信号指示第二纠正水平生成额外奇偶校验符号。
-
公开(公告)号：CN118519821A
公开(公告)日：2024-08-20
申请号：CN202311333152.9
申请日：2023-10-16
Applicant: 三星电子株式会社
Abstract: 提供了存储器控制器和存储器系统。存储器控制器，包括处理器，并且被配置为控制包括多个数据芯片和至少一个奇偶校验芯片的存储器模块，存储器控制器包括纠错码引擎，纠错码引擎包括纠错码解码器，纠错码解码器用于校正从存储器模块读取的码字集中的Q个符号错误，Q是等于或小于P的最大自然数，并且P是等于或大于四的自然数。纠错码解码器被配置为通过使用奇偶校验检查矩阵基于读取的码字集产生包括第一至第P伴随式符号的伴随式，并且执行第一纠错码解码以基于第一伴随式符号和与第二至第P伴随式符号中的一个对应的选择的伴随式符号来校正读取的码字集中的单符号错误。
-
公开(公告)号：CN118136083A
公开(公告)日：2024-06-04
申请号：CN202311412536.X
申请日：2023-10-27
Applicant: 三星电子株式会社
Abstract: 公开了存储器装置、纠错码电路及其操作方法和配置方法。所述存储器装置包括存储器单元阵列和纠错码(ECC)电路。被配置为纠正从存储器单元阵列读出的数据码中的错误的ECC电路包括：(i)校正子计算单元，被配置为基于数据码和H矩阵来运算多个校正子，(ii)错误位置检测单元，被配置为基于所述多个校正子生成错误向量，以及(iii)错误纠正单元，被配置为基于错误向量纠正数据码内的错误，并且输出纠正后的数据。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.033 seconds)
