-
公开(公告)号：CN103378098B
公开(公告)日：2018-09-14
申请号：CN201310140963.7
申请日：2013-04-22
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 公开了包括应力邻近效应的集成电路装置及其制造方法。一种集成电路包括衬底上的特定导电类型的第一FET和第二FET，其中第一FET的第一源极/漏极区域与第一FET的第一沟道区域的中心之间的距离小于第二FET的第二源极/漏极区域与第二FET的第二沟道区域的中心之间的距离。
-
公开(公告)号：CN107527909A
公开(公告)日：2017-12-29
申请号：CN201710368685.9
申请日：2017-05-23
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L29/78 , H01L21/8234 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823821 , H01L21/823828 , H01L21/823885 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0649 , H01L29/41791 , H01L29/4966 , H01L29/66553 , H01L29/66666 , H01L29/66795 , H01L29/7827 , H01L29/785 , H01L27/0886 , H01L21/823412 , H01L21/823431 , H01L21/823462 , H01L21/823487 , H01L29/1033 , H01L29/42364
Abstract: 本发明提供一种垂直鳍式场效晶体管(V-FinFET)及其制造方法与具有其的半导体装置如下。衬底具有下部源极/漏极(S/D)。鳍式结构从下部源极/漏极的上表面垂直地延伸。鳍式结构包含具有上侧壁部分、下侧壁部分以及位于其间的中心侧壁部分的侧壁。上部S/D安置于鳍式结构的上表面上。上部间隔物安置于上侧壁部分上。下部间隔物安置于下侧壁部分上。包含栅氧化物层以及第一栅电极的堆叠结构安置于下部间隔物的上表面、中心侧壁部分以及上部间隔物的下表面上。第二栅电极安置于第一栅电极上。所述垂直鳍式场效晶体管可减小泄漏电流。
-
公开(公告)号：CN106981485A
公开(公告)日：2017-07-25
申请号：CN201610873691.5
申请日：2016-09-30
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423 , H03K19/0185
Abstract: 本发明公开了一种CMOS器件和CMOS反相器。CMOS器件包括：衬底，其具有在第一方向上延伸且由器件隔离层限定的有源线，所述衬底被划分为NMOS区、PMOS区以及介于NMOS区与PMOS区之间且具有器件隔离层而不具有有源线的边界区；栅线，其在第二方向上延伸与有源线交叉，并且具有位于NMOS区中的有源线上的第一栅极结构、位于PMOS区中的有源线上的第二栅极结构以及位于边界区中的器件隔离层上的第三栅极结构。第三栅极结构的电阻和寄生电容小于第一栅极结构和第二栅极结构的电阻和寄生电容。因此，可获得CMOS器件更好的AC性能和DC性能。
-
公开(公告)号：CN103325833A
公开(公告)日：2013-09-25
申请号：CN201310089305.X
申请日：2013-03-20
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/08 , H01L27/092
Abstract: 本发明提供一种场效应晶体管以及包括其的半导体器件和集成电路器件。根据该场效应晶体管，源极区和漏极区被提供在衬底上以及鳍部被提供为从衬底突出。鳍部将源极区和漏极区彼此连接。栅电极图案设置在鳍部上并且延伸以交叉鳍部。栅电介质层设置在鳍部和栅电极图案之间。半导体层设置在鳍部和栅电介质层之间。半导体层和鳍部分别具有彼此不同的掺杂剂浓度。
-
公开(公告)号：CN119630052A
公开(公告)日：2025-03-14
申请号：CN202410520463.4
申请日：2024-04-28
Applicant: 三星电子株式会社
Abstract: 一种半导体包括：衬底；第一有源图案和第二有源图案，在衬底上，并且在第一水平方向上延伸；第一栅电极，在第一有源图案上，并且在第二水平方向上延伸；第二栅电极，在第二有源图案上，并且在第二水平方向上延伸；有源切割沟槽，在第二水平方向上延伸，并且在第一栅电极和第二栅电极之间；有源切割件，包括第一层和在第一层上的第二层；第一源/漏区，在第一栅电极和有源切割件之间，并且在第一有源图案上；以及第一源/漏接触部，在第一源/漏区上，其中第一源/漏接触部的至少一部分在竖直方向上与第一层重叠。
-
Patent Agency Ranking
公开(公告)号：CN119300461A
公开(公告)日：2025-01-10
申请号：CN202410835867.2
申请日：2024-06-26
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件及其制造方法。一种示例半导体器件包括：基板，包括有源图案；沟道图案，包括半导体图案；源极/漏极图案，连接到半导体图案；内栅电极，在两个相邻的半导体图案之间；内栅极电介质层；以及内高k电介质层，在内栅电极和内栅极电介质层之间。内栅极电介质层包括上电介质层、下电介质层和内间隔物。内间隔物的第一厚度大于上电介质层或下电介质层的第二厚度。第一厚度大于内高k电介质层的第三厚度。
-
公开(公告)号：CN110875375B
公开(公告)日：2024-12-20
申请号：CN201910466683.2
申请日：2019-05-30
Applicant: 三星电子株式会社
Abstract: 根据示例实施例的半导体器件包括：衬底，在彼此相交的第一方向和第二方向上延伸；纳米线，在所述衬底上并在所述第二方向上彼此间隔开；栅电极，在所述第一方向上延伸且在所述第二方向上彼此间隔开，并围绕所述纳米线以与所述纳米线竖直地叠置；外部隔墙，在所述衬底上并覆盖所述纳米线上的所述栅电极的侧壁；以及隔离层，在所述栅电极之间并在所述第一方向上延伸，其中，所述隔离层的上表面与所述栅电极的上表面齐平。
-
公开(公告)号：CN111403387B
公开(公告)日：2024-07-12
申请号：CN201910740640.9
申请日：2019-08-12
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/04 , H01L21/8238
Abstract: 提供了一种半导体器件及其制造方法，该半导体器件包括：第一半导体层，具有第一区域和第二区域；多个第一沟道层，在第一半导体层的第一区域上沿垂直方向彼此隔开；第一栅电极，围绕所述多个第一沟道层；多个第二沟道层，在第一半导体层的第二区域上沿垂直方向彼此隔开；以及第二栅电极，围绕所述多个第二沟道层，其中，所述多个第一沟道层中的每个具有第一晶向，并且所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向，其中，所述多个第一沟道层中的每个的厚度不同于所述多个第二沟道层中的每个的厚度。
-
公开(公告)号：CN109979989B
公开(公告)日：2024-06-18
申请号：CN201811612378.1
申请日：2018-12-27
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/739
Abstract: 可以提供一种垂直双极晶体管，所述垂直双极晶体管包括：基底，包括第一导电类型的第一阱和与第一导电类型不同的第二导电类型的第二阱，第一阱与第二阱邻接；第一鳍，从第一阱延伸；第二鳍，从第一阱延伸；第三鳍，从第二阱延伸；第一导电区，位于第一鳍上，具有第二导电类型并且被构造为用作所述垂直双极晶体管的发射极；第二导电区，位于第二鳍上，具有第一导电类型并且被构造为用作所述垂直双极晶体管的基极；以及第三导电区，位于第三鳍上，具有第二导电类型并且被构造为用作所述垂直双极晶体管的集电极。
-
公开(公告)号：CN116978908A
公开(公告)日：2023-10-31
申请号：CN202310228845.5
申请日：2023-03-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/08 , H01L29/10 , B82Y10/00
Abstract: 可以提供一种半导体器件，其包括：衬底；第一有源图案和第二有源图案，在衬底上在第一水平方向上延伸，第二有源图案在第一水平方向上与第一有源图案分开；第一纳米片，在第一有源图案上在垂直方向上彼此分开；第二纳米片，在第一有源图案和第二有源图案上在垂直方向彼此分开；栅电极，在第一有源图案上在与第一水平方向不同的第二水平方向上延伸并且围绕第一纳米片；源极/漏极区，位于第一纳米片和第二纳米片之间；有源切口部，在垂直方向上穿透第二纳米片，延伸到衬底，并且将第一有源图案与第二有源图案分开；以及牺牲层，位于源极/漏极区与有源切口部之间，与有源切口部接触，并且包括硅锗。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.022 seconds)
