公开(公告)号：CN114068575A

公开(公告)日：2022-02-18

申请号：CN202110771959.5

申请日：2021-07-08

Applicant: 三星电子株式会社

Inventor： 柳孝俊 ,  姜书求 ,  金希锡 ,  安锺善 ,  金森宏治 ,  韩智勳

IPC: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11556 ,  H01L27/11519 ,  H01L27/11524

Abstract: 公开了一种半导体存储器装置。所述半导体存储器装置包括：下堆叠结构，在基底上具有下金属线；上堆叠结构，在下堆叠结构上具有上金属线；垂直结构，穿透上堆叠结构和下堆叠结构并且包括沟道层；第一切割线，穿过上堆叠结构和下堆叠结构；上支撑件，位于第一切割线上的凹进中；第二切割线，穿过上堆叠结构和下堆叠结构并且与第一切割线间隔开；子切割线，穿过上堆叠结构，同时在竖直方向上与垂直结构至少部分地叠置，子切割线位于第一切割线与第二切割线之间，上支撑件的顶表面与子切割线的顶表面共面；以及第一层间绝缘层，围绕上支撑件和子切割线中的每个的侧壁。

公开(公告)号：CN113497062A

公开(公告)日：2021-10-12

申请号：CN202110194102.1

申请日：2021-02-20

Applicant: 三星电子株式会社

Inventor： 柳孝俊 ,  孙荣晥 ,  姜书求 ,  全政勳 ,  金森宏治 ,  韩智勳

IPC: H01L27/11582

Abstract: 公开了一种半导体存储器装置。所述半导体存储器装置包括位于基底上的金属线，并且包括：最上面的金属线；半导体导线，位于最上面的金属线上；垂直结构，穿透半导体导线和金属线并且包括沟道膜，沟道膜包括上沟道膜、第一下沟道膜以及在半导体导线的底部与最上面的金属线的底部之间将上沟道膜和第一下沟道膜连接的上连接沟道膜；以及第一切割线，通过金属线和半导体导线，并且包括穿过半导体导线的第一上切割线和通过多条金属线的第一下切割线，第一上切割线的宽度比第一下切割线的侧壁的延伸线的宽度大。

公开(公告)号：CN113488480A

公开(公告)日：2021-10-08

申请号：CN202011478012.7

申请日：2020-12-15

Applicant: 三星电子株式会社

Inventor： 柳孝俊 ,  金宽容 ,  姜书求 ,  沈善一 ,  赵源锡 ,  韩智勋

IPC: H01L27/11563 ,  H01L27/11578 ,  H01L27/11568 ,  H01L27/11573

Abstract: 一种半导体装置包括：存储器堆叠件，其设置在衬底上，并且包括下栅电极；上栅极堆叠件，其包括串选择线；竖直地延伸的存储器栅极接触件，其设置在下栅电极上；以及竖直地延伸的选择线钉柱，其设置在串选择线上。串选择线包括与下栅电极的材料不同的材料，并且选择线钉柱包括与存储器栅极接触件的材料不同的材料。

公开(公告)号：CN112216677A

公开(公告)日：2021-01-12

申请号：CN202010098442.X

申请日：2020-02-18

Applicant: 三星电子株式会社

Inventor： 柳孝俊 ,  姜淇允 ,  姜书求 ,  姜信焕 ,  文齐琡 ,  朴昞坤 ,  沈在龙 ,  林珍洙 ,  千志成 ,  韩智勋

IPC: H01L23/525 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578

Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，具有单元区、外围区和边界区；堆叠结构，位于单元区上并包括交替地堆叠的绝缘层和互连层；模制层，位于外围区和边界区上；选择线隔离图案，延伸到堆叠结构中；单元沟道结构，穿过堆叠结构；第一虚设图案，延伸到外围区上的模制层中，其中，第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面是共面的，并且第一虚设图案中的至少一个从第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面朝向基底平行于选择线隔离图案或单元沟道结构延伸。

公开(公告)号：CN112018123A

公开(公告)日：2020-12-01

申请号：CN202010472972.6

申请日：2020-05-29

Applicant: 三星电子株式会社

Inventor： 文齐琡 ,  姜书求 ,  孙荣晥 ,  金森宏治 ,  韩智勋

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种非易失性存储器件包括：模结构，其具有在衬底上的字线以及在字线上的第一串选择线和第二串选择线的堆叠；穿过模结构的第一切割结构；穿过模结构的第二切割结构，第二切割结构与第一切割结构间隔开；穿透模结构以连接到衬底的沟道结构，该沟道结构在第一切割结构与第二切割结构之间；第一切割线，其切割穿过第一串选择线但不穿过第二串选择线，第一切割线在第一切割结构与沟道结构之间；以及第二切割线，其切割穿过第二串选择线但不穿过第一串选择线，第二切割线在第二切割结构与沟道结构之间。

公开(公告)号：CN111863823A

公开(公告)日：2020-10-30

申请号：CN202010017036.6

申请日：2020-01-08

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  姜书求 ,  姜信焕

IPC: H01L27/11521 ,  H01L27/11568 ,  H01L27/11582 ,  H01L27/11556

Abstract: 一种半导体存储器件包括：第一半导体层、第二半导体层以及在第一半导体层和第二半导体层之间的第三半导体层；栅电极，布置在第二半导体层上并在与第二半导体层的上表面垂直的第一方向上彼此间隔开；以及沟道结构，被第一半导体层、第二半导体层和第三半导体层以及栅电极围绕，沟道结构中的每个相应沟道结构包括栅极绝缘膜、沟道层和掩埋绝缘膜，栅极绝缘膜包括与沟道层相邻的隧道绝缘膜、与栅电极相邻的电荷阻挡膜、以及在隧道绝缘膜和电荷阻挡膜之间的电荷存储膜，电荷存储膜包括朝向相应沟道结构的外部突出的上部盖。