-
公开(公告)号:CN101840774A
公开(公告)日:2010-09-22
申请号:CN200910047729.3
申请日:2009-03-18
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域,具体涉及一种用标准集成电路工艺设计的小面积高性能片上叠层结构的变压器。本发明通过通孔叠层实现变压器的耦合传输,两金属层通过跳层并联,实现变压器两个信号端口的低阻特性和低寄生电容特性,实现高性能而面积小的变压器。本发明的变压器,其叠层并联线圈的插入损耗小于平面螺旋变压器的插入损耗。
-
公开(公告)号:CN101820250A
公开(公告)日:2010-09-01
申请号:CN201010148275.1
申请日:2010-04-15
Applicant: 复旦大学
IPC: H03B5/32
CPC classification number: H03B27/00 , H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B19/00 , H03B2200/0078
Abstract: 本发明属于射频无线接收机集成电路技术领域,具体涉及一种应用于无线接收机集成电路中的宽带正交双模压控振荡器。本发明使用两个分别工作在高低两个相邻频段的宽带压控振荡器来覆盖一个非常宽的频率范围;将这两个振荡器在它们的重叠频段进行耦合,使得这两个振荡器在它们的重叠频段产生正交信号。通过这种设计,这两个分别工作在高低两个相邻频段的宽带压控振荡器既能合起来覆盖一个非常宽的频率范围,又能在重叠频段像正交压控振荡器那样工作,产生所需要的正交信号。这样一种能工作在宽带模式和正交模式两种模式下的双模压控振荡器,具有非常高的可重构性,适用于具有软件定义功能的多模可重构频率综合器。
-
公开(公告)号:CN101777871A
公开(公告)日:2010-07-14
申请号:CN200910045161.1
申请日:2009-01-09
Applicant: 复旦大学
IPC: H03B19/00
Abstract: 本发明属射频无线接收机集成电路技术领域,涉及一种应用于无线接收机集成电路中的注入锁定分频器。它由电感电容振荡器、调谐电路、信号注入电路和电流源偏置电路组成,其中调谐电路包括数字控制电容阵列调谐和变容管调谐。电感电容振荡器在无外部输入激励情况下以一定频率自激振荡,调谐电路通过改变振荡器谐振腔的负载电容实现对自激振荡频率的调谐,信号注入电路通过将输入信号注入到振荡器的谐振腔从而实现对振荡器自激频率的牵引和锁定,实现输入信号的二分频。与现有技术相比较,本发明电路可在较低的功耗下实现较高的工作频率,及较大的工作频率范围。
-
公开(公告)号:CN101741382A
公开(公告)日:2010-06-16
申请号:CN200910199048.9
申请日:2009-11-19
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于射频无线收发机集成电路设计技术领域,具体涉及一种频率自动校准电路。该频率自动校准电路结构由五部分构成:输入级、计数时间控制器、编码器、比较器和状态机。与传统输入级中仅用一个计数器的结构相比,本发明中的输入级采用两个并行的计数器和一个反相器以及一个加法器。通过这种结构,使频率自动校准中的计数误差大大减小,或者在计数误差一定的情况下,大大缩短频率校准的时间。本发明可用于现在多模收发机以及未来软件定义无线电(Software Defined Radio)和认知无线电(CognitiveRadio)的宽带频率综合器的频率自动校准。
-
公开(公告)号:CN101047386B
公开(公告)日:2010-05-19
申请号:CN200710038101.8
申请日:2007-03-15
Applicant: 复旦大学
IPC: H03M1/34
Abstract: 本发明属于集成电路技术领域,具体涉及一个6位600兆赫兹采样频率折叠内插模数转换器。可满足电池供电通讯设备的低功耗、低电源需要。本发明提出的折叠内插模数转换器,由采样保持电路(40)、参考电阻串(41)、第一级粗子预放大电路(42)、第二级粗子预放大电路(43)、细子预放大电路(44)、第一级折叠电路(45)、第二级折叠电路(46)、有源内插电路(47)、比较器(48)、编码电路(49)连接构成。本发明采用千欧数量级的大电阻作预放大单元、折叠单元和内插单元的负载,以及采用两级折叠的结构,因此本发明实现了低功耗的要求。
-
公开(公告)号:CN1561009B
公开(公告)日:2010-05-05
申请号:CN200410016672.8
申请日:2004-03-02
Applicant: 复旦大学
IPC: H04B3/02
Abstract: 本发明为一种千兆以太网收发器接收通道中的数据对齐电路。该电路模块由输入数据队列、判决器序列、n0发生器、猜想序列发生器、串并转换器、序列匹配器和输出多路选择器组成。其在系统中的连接方式之一,是接于数据通道的均衡器和Vilerbi译码器之间;连接方式之二,将模块分为控制部分和数据通路部分,控制部分接于均衡器之后,数据通路部分接于A/D转换器和均衡器之间。本发明可使接收通路中四对双绞线上的数据对齐,从而使后续的解码操作能够正确进行。
-
公开(公告)号:CN101662264A
公开(公告)日:2010-03-03
申请号:CN200910055220.3
申请日:2009-07-23
Applicant: 复旦大学
Abstract: 本发明属于微电子领域,具体涉及一种低功耗大摆幅开关型运算放大器,该运算放大器采用两级运放的形式,第二级为AB类输出,并且在第一级和第二级之间增加了电平位移电路,改变第二级MOS管的偏置状态,可以实现运放的低功耗和大摆幅,并且采用嵌套式密勒补偿以实现运放的稳定性,能够被广泛应用于通信基站、医疗设备、卫星接收系统、雷达、红外成像、数字示波器、消费类电子等领域。
-
-
-
公开(公告)号:CN101262230A
公开(公告)日:2008-09-10
申请号:CN200810036556.0
申请日:2008-04-24
Applicant: 复旦大学
Abstract: 本发明属于通信技术领域,具体为一种低密度奇偶校验矩阵的设计方法。本发明以存储器分配、避免存储器读写冲突和简化编码器为约束来设计基于层调度算法译码的H校验矩阵,并且对校验矩阵进行行列变换和寻找最大的平均环以提升性能。这种矩阵当采用上述基于层调度的Min-Sum算法来译码可以同时满足高性能和低复杂度的硬件实现的需求。采用本发明方法构造出来的矩阵可以实现低复杂度和高吞吐率的LDPC解码电路。
-
-
-
-
-
-
-
-
-