-
公开(公告)号：CN119065060A
公开(公告)日：2024-12-03
申请号：CN202410981109.1
申请日：2024-07-22
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明提供了一种薄膜铌酸锂光波导芯片的抛光方法。该方法包括在薄膜铌酸锂光波导芯片表面沉积保护层、涂覆光刻胶、切割、去胶和刻蚀抛光的步骤，所述刻蚀抛光的抛光液含有NH4OH和H2O2。本发明的抛光方法，通过采用含有NH4OH和H2O2的抛光液对薄膜铌酸锂波导端面进行化学腐蚀抛光，得到平滑的光波导端面，具有成本低，效率高，耗时短的优点。
-
公开(公告)号：CN119049962A
公开(公告)日：2024-11-29
申请号：CN202411160340.0
申请日：2024-08-22
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L21/28 , H01L21/335 , H01L29/778 , H01L29/45
Abstract: 本发明公开了一种透明氮化镓HEMT中欧姆接触电极的制备方法，其方法包括：在透明氮化镓晶圆材料上光刻源漏欧姆接触区域，对源漏区域进行欧姆凹槽刻蚀，淀积常规不透明欧姆金属；进行退火，所述不透明的欧姆金属与沟道层氮化镓材料反应，产生大量氮空位，形成N型重掺杂；酸洗去除退火后的不透明欧姆金属；淀积透明导电材料，与存在大量氮空位形成N型重掺杂的沟道层氮化镓材料和2DEG形成欧姆接触电极；本方法先沉积不透明欧姆金属，再沉积透明导电材料，透明材料通过N型重掺杂区域与2DEG沟道接触，解决了透明材料直接沉积在晶圆上难以形成良好欧姆接触的问题，降低了欧姆接触阻值，提高了透明氮化镓HEMT的输出电流，且工艺简单、易于实现、效果突出。
-
公开(公告)号：CN119029103A
公开(公告)日：2024-11-26
申请号：CN202411160332.6
申请日：2024-08-22
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种LED结构及其制备方法，该LED结构自下向上依次包括第一半导体层、柱状异质结构阵列和第二半导体层。其中，柱状异质结构阵列包括多个柱状异质结构，多个柱状异质结构的顶部互相接触，使得柱状异质结构阵列的上表面形成无缝隙平面，更易于扩展电流。且第二半导体层叠加于无缝隙平面上，第二半导体层也为连续的薄膜，因此后续在第二半导体层上沉积的电极不会因为导电的电极材料沉积在柱状异质结构阵列的缝隙中和侧壁上而造成器件的短路。
-
公开(公告)号：CN118946238A
公开(公告)日：2024-11-12
申请号：CN202410996356.9
申请日：2024-07-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10N19/00 , H10N10/01 , H10N10/817 , H01L21/77 , C23C28/00 , C30B23/02 , C30B25/18 , C30B29/20 , C30B29/16 , C30B29/22
Abstract: 本发明公开了一种集成有热电材料的强散热氧化镓器件，旨解决现有氧化镓器件自热效应严重、可靠性降低、输出功率减小的问题。其技术关键是通过热电效应提高器件散热性能，即在氧化镓场效应晶体管的衬底和传热界面层之间增设依次串联的热电制冷模块，其外围包裹有绝缘支撑材料，其上下表面设置图形化金属电极层，以实现模块之间的隔离，并通过向热电材料上施加电压形成电流，使得衬底一侧的温度显著下降，加快衬底到传热界面层的热传递。对于垂直氧化镓二极管，是在其阴极电极与热界面层之间增设该热电制冷单元，通过施加电压使其产生热电效应，增加阴极电极到热界面层的热传递。本发明能缓解器件自热效应，提高器件的可靠性，可用作微波功率器件和电力电子器件。
-
公开(公告)号：CN118738116A
公开(公告)日：2024-10-01
申请号：CN202411108868.3
申请日：2024-08-13
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L21/335
Abstract: 本发明公开了一种数字刻蚀凹槽栅增强型GaN HEMT器件及其制备方法，该器件自下而上包括依次叠加设置的衬底层、III‑N复合缓冲层、GaN沟道层、III‑N势垒层；III‑N势垒层上设有源电极、漏电极以及自其表面向内部延伸的凹槽，凹槽内覆盖有栅电极；GaN沟道层和III‑N势垒层形成异质结，GaN沟道层和III‑N势垒层形成的异质结界面且靠近GaN沟道层的一侧形成二维电子气沟道；源电极和漏电极均与二维电子气沟道形成欧姆接触，栅电极与二维电子气沟道形成肖特基接触；本发明通过采用槽栅结构，增大栅极与沟道的接触面积，增强栅极对二维电子气沟通的控制能力；通过采用数字刻蚀工艺成功制得表面平整度好的凹槽结构，实现对刻蚀深度的有效调控，避免刻蚀损伤，最终提高器件的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN115188841B
公开(公告)日：2024-08-23
申请号：CN202210716571.X
申请日：2022-06-22
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L31/0232 , H01L31/112 , H01L31/18
Abstract: 本发明涉及一种GaN HEMT结构太赫兹探测器及制备方法，太赫兹探测器包括：衬底层、复合缓冲层、沟道层、势垒层、栅电极、源电极、漏电极、钝化层和微透镜，其中，衬底层、复合缓冲层、沟道层、势垒层依次层叠；栅电极、源电极、漏电极均位于势垒层上，且栅电极位于源电极和漏电极之间；钝化层位于势垒层、栅电极、源电极和漏电极上；微透镜位于钝化层上，且微透镜的表面呈凸起状以聚焦入射太赫兹波。该太赫兹探测器中设置表面呈凸起状的微透镜以聚焦入射太赫兹波，可以减小GaN HEMT结构太赫兹探测器对太赫兹波的接受面积，提高接受太赫兹波的效率，提高太赫兹探测器的响应度等各项指标，整体上提高该太赫兹探测器的探测信号的性能。
-
公开(公告)号：CN113921596B
公开(公告)日：2024-07-02
申请号：CN202110970797.8
申请日：2021-08-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/40 , H01L29/872 , H01L21/265 , H01L21/266 , H01L21/329
Abstract: 本发明涉及一种氟离子注入场环氮化镓准垂直肖特基二极管及其制备方法，该二极管包括：衬底层；外延层，设置在衬底层上，外延层包括自下而上依次层叠设置的缓冲层、导通层和势垒层，势垒层位于导通层上表面的中部；阳极，设置在势垒层上；阴极，位于导通层上未被势垒层覆盖的区域，势垒层的两侧面，以及势垒层的部分上表面；势垒层内间隔设置有若干氟注入场环，氟注入场环位于阳极和阴极之间。本发明的氟离子注入场环氮化镓准垂直肖特基二极管，将带负电荷的氟离子作为场限制环结合到三族氮化物中，制备准垂直结构的侧壁肖特基势垒金属阴极，解决了肖特基金属淀积边缘电场线拥挤的问题，从而解决准垂直肖特基二极管过早击穿的问题。
-
公开(公告)号：CN118263223A
公开(公告)日：2024-06-28
申请号：CN202410208588.3
申请日：2024-02-26
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L23/528 , H01L21/60
Abstract: 本发明涉及一种功率放大器和低噪声放大器三维集成电路及制备方法，集成电路包括：Ⅲ族氮化物体系、Ⅲ族砷化物体系、第一通孔、第一电极结构、第二通孔、第二电极结构、键合层和若干金属凸块，其中，第一电极结构位于Ⅲ族氮化物体系的一端，通过第一通孔连接控制电路；第二电极结构位于Ⅲ族砷化物体系的一端，通过第二通孔连接控制电路；键合层设置在Ⅲ族氮化物体系和Ⅲ族砷化物体系之间。本发明通过将Ⅲ族氮化物体系和Ⅲ族砷化物体系通过键合层键合在一起，同时实现功率放大器和低噪声放大器，减小了芯片的面积和封装模块之间的连线，从而减小了连线带来的寄生电感，进而减小了射频功率的损耗和延迟，提高了电路的高频性能。
-
公开(公告)号：CN114725093B
公开(公告)日：2024-04-16
申请号：CN202210095232.4
申请日：2022-01-26
Applicant: 西安电子科技大学广州研究院
IPC: H01L27/092 , H01L21/8258
Abstract: 本发明公开了一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法，包括：衬底、GaN缓冲层、第一AlGaN势垒层、第二AlGaN势垒层、隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有p‑Si层；p‑Si层上覆盖有栅介质层；栅介质层上设有第一栅电极、第二栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二栅电极的两侧分别设有第二源电极和第二漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第三源电极和第三漏电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明的器件具有优异的高频高效率等性能。
-
公开(公告)号：CN116404046A
公开(公告)日：2023-07-07
申请号：CN202310151871.2
申请日：2023-02-22
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/872 , H01L21/329 , H01L29/06 , H01L29/20 , H01L29/201 , H01L29/417
Abstract: 本发明提供了一种二次外延结构的GaN基JBS二极管及其制备方法，主要解决GaN基JBS二极管中难以制备高质量p型GaN导致的低耐压、高导通电阻等问题。其包括衬底，缓冲层，n+‑GaN层，n‑‑GaN漂移层，p‑InGaN/i‑InGaN/i‑GaN二次外延区域，阴极，钝化层，阳极。通过二次外延p‑InGaN/i‑InGaN/i‑GaN材料，极化产生高浓度的二维空穴气，获得高质量的p型三族氮化物材料，实现高性能的GaN基JBS二极管。本发明可显著提升GaN基JBS二极管的反向击穿电压，同时降低器件的正向导通电阻，可广泛应用于功率开关和整流。
-
-
-
-
-
-
-
-
-
Search Results
139
records
(took 0.043 seconds)
