-
公开(公告)号：CN119718968A
公开(公告)日：2025-03-28
申请号：CN202411176253.4
申请日：2024-08-26
Applicant: 英特尔公司
IPC: G06F12/06 , G06F12/0811 , G06F12/0875
Abstract: 本公开涉及通过转译后备缓冲器分区实现高效等面积受害者缓冲的微体系结构和指令集体系结构扩展。描述了用于通过转译后备缓冲器(TLB)分区进行受害者缓冲的技术。在某些示例中，系统包括：存储器；执行电路系统，用于生成对存储器的虚拟存储器地址的存储器访问请求；第一级转译后备缓冲器，用于存储虚拟地址到物理地址映射；受害者转译后备缓冲器，用于存储从第一级转译后备缓冲器中驱逐的虚拟地址到物理地址映射；第二级转译后备缓冲器；以及缓存一致性电路系统，用于搜索第一级转译后备缓冲器和受害者转译后备缓冲器以查找被映射到用于存储器访问请求的虚拟存储器地址的对应物理地址，以及针对第一级转译后备缓冲器和受害者转译后备缓冲器中的未命中，搜索第二级转译后备缓冲器以查找被映射到用于存储器访问请求的虚拟存储器地址的对应物理地址，以及针对受害者转译后备缓冲器中的命中，提供被映射到用于存储器访问请求的虚拟存储器地址的对应物理地址。
-
公开(公告)号：CN117407644A
公开(公告)日：2024-01-16
申请号：CN202311493794.5
申请日：2017-07-01
Applicant: 英特尔公司
Inventor： R·凡伦天 , Z·斯波伯 , M·J·查尼 , B·L·托尔 , R·拉波波特 , S·什沃茨曼 , D·鲍姆 , I·亚诺弗 , E·乌尔德-阿迈德-瓦尔 , M·阿德尔曼 , J·考博尔 , Y·戈比尔 , S·卢巴诺维奇
Abstract: 本申请公开了用于片矩阵乘法和累加的系统、方法和装置。具体而言，讨论了矩阵(片)乘法累加和负版本矩阵(片)乘法累加。例如，在一些实施例中，详述了：解码电路，用于对指令解码，该指令具有用于操作码、第一源矩阵操作数的标识符、第二源矩阵操作数的标识符、以及源/目的地矩阵操作数的标识符的字段；以及执行电路，用于执行经解码的指令以：将所标识的第一源矩阵操作数乘以所标识的第二源矩阵操作数；将乘法的结果加到所标识的源/目的地矩阵操作数；以及将加法的结果存储在所标识的源/目的地矩阵操作数中并将所标识的源/目的地矩阵操作数的未配置列归零。
-
公开(公告)号：CN116340204A
公开(公告)日：2023-06-27
申请号：CN202211664474.7
申请日：2022-12-23
Applicant: 英特尔公司
IPC: G06F12/0862 , G06F12/0811 , G06F12/10
Abstract: 本公开涉及区域感知增量预取器。一种装置包括存储器电路系统的预取电路系统，该存储器电路系统包括第一数据结构，该预取电路系统耦合到存储器电路系统。预取电路系统用于在第一数据结构中存储与分配给程序的存储器区域的第一子区域相对应的第一子区域条目。第一子区域条目包括多个增量值。多个增量值中的第一增量值表示与存储器区域的第二子区域内的连续存储器访问相关联的两个缓存行之间的第一距离。预取电路系统进一步用于：检测第一子区域中第一缓存行的第一存储器访问；基于第一缓存行和多个增量值来标识预取候选；以及基于要被预取到缓存中的预取候选中的至少两个预取候选来发出至少一个预取请求。
-
Patent Agency Ranking
公开(公告)号：CN116302109A
公开(公告)日：2023-06-23
申请号：CN202211641153.5
申请日：2022-12-20
Applicant: 英特尔公司
Abstract: 本申请公开了用于向微操作序列提供预测值的设备、方法和系统。用于高效地使值预测信息可用于在处理器中使用的技术和机制。在实施例中，指令执行包括某个数据到第一位置(例如，第一寄存器)的加载。处理器的解码器访问指示执行要包括含加载检查微操作和移动微操作的多个微操作(μop)的参考信息。加载检查微操作将第一值加载到第一位置，并且检查所加载的第一值与表示第一值会是什么样的预测的、先前确定的第二值是否相同。移动微操作将第二值移动至第一位置。在另一实施例中，移动微操作被调度用于相对于加载检查微操作乱序的执行，引起第二值用于在寄存器堆中供另一微操作访问的提早的可用性。
-
公开(公告)号：CN110312992A
公开(公告)日：2019-10-08
申请号：CN201780086978.6
申请日：2017-07-01
Applicant: 英特尔公司
Inventor： R·凡伦天 , Z·斯波伯 , M·J·查尼 , B·L·托尔 , R·拉波波特 , S·什沃茨曼 , D·鲍姆 , I·亚诺弗 , E·乌尔德-阿迈德-瓦尔 , M·阿德尔曼 , J·考博尔 , Y·戈比尔 , S·卢巴诺维奇
IPC: G06F9/30
Abstract: 本文中详述的实施例涉及矩阵操作。具体而言，讨论了矩阵(片)乘法累加和负版本矩阵(片)乘法累加。例如，在一些实施例中，详述了：解码电路，用于对指令解码，该指令具有用于操作码、第一源矩阵操作数的标识符、第二源矩阵操作数的标识符、以及源/目的地矩阵操作数的标识符的字段；以及执行电路，用于执行经解码的指令以：将所标识的第一源矩阵操作数乘以所标识的第二源矩阵操作数；将乘法的结果加到所标识的源/目的地矩阵操作数；以及将加法的结果存储在所标识的源/目的地矩阵操作数中并将所标识的源/目的地矩阵操作数的未配置列归零。
-
公开(公告)号：CN104303142B
公开(公告)日：2019-03-08
申请号：CN201280072904.4
申请日：2012-06-02
Applicant: 英特尔公司
Abstract: 公开了使用索引阵列和有限状态机进行分散/聚集操作的方法和装置。装置的实施例可包括：解码逻辑，用于解码分散/聚集指令并生成微操作。索引阵列保持一组索引和相应的一组掩码元素。有限状态机促成分散操作。地址生成逻辑至少针对具有第一值的每个相应掩码元素从该组索引中的索引生成地址。在缓冲器中为所生成的该组地址中的每个地址分配存储。将对应于所生成的该组地址的数据元素复制到缓冲器。如果相应的掩码元素具有所述第一值，则访问该组中的地址以存储数据元素，并且响应于其相应存储的完成，掩码元素被改变为第二值。
-
公开(公告)号：CN105320611B
公开(公告)日：2018-06-12
申请号：CN201510289650.7
申请日：2015-05-29
Applicant: 英特尔公司
IPC: G06F12/1009 , G06F9/455
CPC classification number: G06F9/45558 , G06F9/3004 , G06F9/30076 , G06F12/1009 , G06F2009/45583 , G06F2212/657
Abstract: 本申请公开了用于细粒存储器保护的方法和设备。用于细粒存储器保护的设备和方法。例如，方法的一个实施例包括：使用虚拟地址来执行第一查找操作，以标识存储器页面的物理地址，所述存储器页面包括多个子页面；判断对于所述存储器页面，是否启用子页面许可；如果子页面许可被启用，那么，执行第二查找操作，以确定与所述存储器页面的所述子页面中的一个或多个相关联的许可；以及，实现与所述一个或多个子页面相关联的所述许可。
-
公开(公告)号：CN105320611A
公开(公告)日：2016-02-10
申请号：CN201510289650.7
申请日：2015-05-29
Applicant: 英特尔公司
CPC classification number: G06F9/45558 , G06F9/3004 , G06F9/30076 , G06F12/1009 , G06F2009/45583 , G06F2212/657
Abstract: 本申请公开了用于细粒存储器保护的方法和设备。用于细粒存储器保护的设备和方法。例如，方法的一个实施例包括：使用虚拟地址来执行第一查找操作，以标识存储器页面的物理地址，所述存储器页面包括多个子页面；判断对于所述存储器页面，是否启用子页面许可；如果子页面许可被启用，那么，执行第二查找操作，以确定与所述存储器页面的所述子页面中的一个或多个相关联的许可；以及，实现与所述一个或多个子页面相关联的所述许可。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.028 seconds)
