-
公开(公告)号:CN101430473B
公开(公告)日:2012-02-15
申请号:CN200810174117.6
申请日:2008-11-07
Applicant: 精工爱普生株式会社
CPC classification number: G02F1/13452 , G02F1/1339 , G02F1/167 , G04G9/0082 , H01R12/7076
Abstract: 本发明提供一种显示装置和钟表,该显示装置能够使图像显示区域周围的边框部变窄,并且能够节省在设备中的收纳空间,而且与设备侧的电路基板连接的端子位置相关的通用性高,且该显示装置相对设备侧的电路基板的卸下和安装非常容易;上述钟表具有上述显示装置。本发明的显示装置(2)具有:显示面板(20),其具有相互层叠的表面基板(21)、电泳层(22)和TFT基板(23);以及层叠于TFT基板(23)的背面(23B)的布线基板(30),在TFT基板(23)的表面(23A)上设置有多个输入输出端子(233),在布线基板(30)的背面(30B)上形成有多个连接端子(31),多个连接端子(31)分别通过接合线(25)与各输入输出端子(233)导通。
-
公开(公告)号:CN101128780B
公开(公告)日:2010-12-08
申请号:CN200680005913.6
申请日:2006-02-24
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种时钟信号输出装置及其控制方法、电子设备及其控制方法,即使使用消耗功率较高的高精度振荡器,也能在避免整体消耗功率的增大的同时提高时钟信号的精度。本发明的时钟信号输出装置具有生成基准时钟信号(CL1)的晶体振荡器(41),并根据基准时钟信号(CL1)生成规定频率的输出用时钟信号(CL0)进行输出,该时钟信号输出装置具有:原子振荡器(42),其生成比晶体振荡器(41)精度高的时钟信号(CL2)间歇时间管理部(47),其间歇地驱动原子振荡器(42);以及校正部(46),其每当原子振荡器(42)被驱动时,获得以时钟信号(CL2)为基准来校正输出用时钟信号(CL0)的偏差量的校正数据,根据该校正数据校正输出用时钟信号(CL0)。
-
公开(公告)号:CN1819294B
公开(公告)日:2010-05-26
申请号:CN200610007353.X
申请日:2006-02-09
Applicant: 精工爱普生株式会社
CPC classification number: G04C3/12 , G04C17/0058 , H01L41/0913 , H01L41/253 , H01L41/29 , H02N2/004 , H02N2/103
Abstract: 本发明的课题是通过简单的方法提供固有频率的调节量的偏差小且可以在基本上不使振动特性劣化的情况下可靠地调节固有频率,由此可消除与固有频率相关的个体差异的压电振动体。作为解决手段,在振动体(70)中,在电极(60)的一部分预先形成调节用电极(72),通过导通部(73)的切断(断开)使初始状态下相互导通的驱动电极(61)和调节用电极(72)互相分离而使其绝缘,或者通过焊锡、导线等的导电性元件使相互绝缘的驱动电极(61)和调节用电极(72)导通(短接),由此调节固有频率,所以可以简单且可靠地进行固有频率的调节。由此,可以消除与谐振频率(固有频率)相关的振动体(70)的个体差异,大幅提高可靠性。
-
公开(公告)号:CN1104415A
公开(公告)日:1995-06-28
申请号:CN94190177.7
申请日:1994-04-04
Applicant: 精工爱普生株式会社
IPC: H01L21/60
CPC classification number: H01L23/49572 , H01L21/56 , H01L23/3157 , H01L24/45 , H01L24/81 , H01L2224/0401 , H01L2224/05624 , H01L2224/4554 , H01L2224/45644 , H01L2224/50 , H01L2224/81801 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/181 , H01L2224/48 , H01L2924/00
Abstract: 对于具有绝缘性的挠性基底的电路基板,将半导体芯片装配到其器件孔内。半导体芯片的凸起利用单点焊接法与导体图形中突出到器件孔内的引线部分连接。在电路基板上,在器件孔的四角部分具有与半导体芯片重合的基底的重叠部,同时,还具有将器件孔分割为4个洞的重叠部。在与这些重叠部重叠的半导体芯片的面上,具有不与导体图形连接、位于电路基板与半导体芯片之间以确保该处具有指定的间隙的假凸起。
-
-
-