公开(公告)号：CN206460909U

公开(公告)日：2017-09-01

申请号：CN201720087426.4

申请日：2017-01-23

Applicant: 福州大学

Inventor： 王俊 ,  樊明辉 ,  于志敏 ,  曹乐平 ,  王少昊

IPC: H01H47/00 ,  G05B19/042

Abstract: 本实用新型涉及一种分布式无线继电器组控制装置，包括一主控制装置以及与其通过无线网络相连的N个子控制装置，所述主控制装置和子控制装置均包括一主控MCU模块以及与其相连的一CPLD模块、一稳压电源及复位模块、一电平转换模块以及一无线传输模块，所述CPLD模块与一继电器组模块相连。其中主控制装置只有1个，子控制装置至多可以有256个，可以自动增减，主控制装置与子控制装置通过无线自组网的方式进行连接，无需布线，可以被应用到智能物流柜、超市寄存柜、智能图书馆、自动贩卖机、智能取药机等多种场合。

公开(公告)号：CN203340048U

公开(公告)日：2013-12-11

申请号：CN201320342075.9

申请日：2013-06-13

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  于志敏 ,  何明华

IPC: H03K19/20

Abstract: 本实用新型利用新型纳米电子器件单电子晶体管与MOS管混合结构所具有的库仑阻塞振荡效应和多栅输入特性，提出了一种MOS管与单电子晶体管混合结构的可复用逻辑门。通过偏置输入端和控制端，该逻辑单元就能够实现或、或非、与、与非、异或、同或所有的二输入逻辑功能，而不需要改变电路的器件参数，仅消耗3个PMOS管，3个NMOS管和3个SET。该可复用逻辑门结构简单、功耗低、集成度高，具有较高的可重构特性，有望在将来的低功耗、高集成度的超大规模集成电路中得到应用。

公开(公告)号：CN203324967U

公开(公告)日：2013-12-04

申请号：CN201320337306.7

申请日：2013-06-13

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  于志敏 ,  何明华

IPC: G06F7/50

Abstract: 本实用新型涉及SET/MOS混合电路构成的阈值逻辑型超前进位加法器，其由超前进位逻辑模块、第一加法运算模块和第二加法运算模块构成；利用单电子晶体管与MOS管混合结构所具有的库仑阻塞振荡效应和多栅输入特性，实现了基于阈值逻辑的超前进位加法器。由于阈值逻辑强大的逻辑功能，该电路仅由10个阈值逻辑门构成，整个电路仅消耗30个器件。与传统的纯CMOS超前进位加法器相比而言，该阈值逻辑型超前进位加法器的电路结构大大简化，管子数目显著减少，电路功耗进一步下降。该阈值逻辑型超前进位加法器有望在微处理器、数字信号处理器等领域中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。

公开(公告)号：CN203301452U

公开(公告)日：2013-11-20

申请号：CN201320277821.0

申请日：2013-05-21

Applicant: 福州大学

Inventor： 魏榕山 ,  陈寿昌 ,  于志敏 ,  黄凤英 ,  何明华

IPC: H03K19/0948

Abstract: 本实用新型涉及一种基于负微分电阻特性的SET/CMOS锁存器，包括一双栅单电子晶体管、一PMOS管和一NMOS管，其特征在于：所述PMOS管的源极连接电源电压Vdd，栅极作为所述锁存器的输入端，漏极作为所述锁存器的输出端并连接所述NMOS管的漏极和所述双栅单电子晶体管的一个栅极，所述NMOS管的栅极连接一基准电压Vg，源极连接所述双栅单电子晶体管的漏极，所述双栅单电子晶体管的另一个栅极连接一控制电压Vctrl，源极接地。本实用新型的锁存器与传统的CMOS锁存器相比，具有功耗低、电路结构简单、集成度高等优点；而与单电子锁存器相比，本实用新型的锁存器工作电压较高，输出电压摆幅大，并且减小了电路的传输延迟。

公开(公告)号：CN203326982U

公开(公告)日：2013-12-04

申请号：CN201320337352.7

申请日：2013-06-13

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  于志敏 ,  何明华

IPC: H03K19/20

Abstract: 本实用新型涉及一种单电子晶体管与MOS管构成的双阈值逻辑单元，其特征在于：包括一SET/MOS混合电路、一第一反相器和一第二反相器，所述SET/MOS混合电路包括四个输入端、一个控制端和一个输出端，所述SET/MOS混合电路的输出端连接所述第一反相器的输入端，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端作为所述双阈值逻辑单元的输出端。本实用新型可以实现双阈值的逻辑功能，具有可重构的特性，可以实现任意的二变量逻辑函数。

公开(公告)号：CN203326975U

公开(公告)日：2013-12-04

申请号：CN201320337513.2

申请日：2013-06-13

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  于志敏 ,  何明华

IPC: H03K17/687

Abstract: 本实用新型涉及一种SET/MOS混合电路构成的选通逻辑电路，包括一PMOS管、一NMOS管和一单电子晶体管，所述PMOS管的源极连接电源Vdd，栅极连接一基准电压Vpg，漏极作为所述选通逻辑电路的输出端并连接所述NMOS管的漏极，所述NMOS管的栅极连接一基准电压Vng，源极连接所述单电子晶体管的漏极，所述单电子晶体管的源极接地，背栅连接一背栅电压Vctrl，所述选通逻辑电路的输出端连接一电流源单元的控制端。本实用新型具有极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅。