公开(公告)号：CN104952929A

公开(公告)日：2015-09-30

申请号：CN201510388822.6

申请日：2015-07-02

Applicant: 电子科技大学

Inventor： 邓小川 ,  萧寒 ,  唐亚超 ,  李妍月 ,  梁坤元 ,  甘志 ,  张波

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/66068

Abstract: 本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的碳化硅N-外延层，位于碳化硅N-外延层上部的Pbase区，位于两Pbase区之间形成JFET区中的P+层，位于P+层上侧、JFET区表面的介质槽，位于Pbase区中碳化硅P+接触区和N+源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET区下部引入埋介质槽，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。

公开(公告)号：CN104851782B

公开(公告)日：2018-01-19

申请号：CN201510164939.6

申请日：2015-04-09

Applicant: 电子科技大学

Inventor： 邓小川 ,  李妍月 ,  户金豹 ,  申华军 ,  萧寒 ,  唐亚超 ,  梁坤元 ,  甘志

IPC: H01L21/04

Abstract: 本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H‑SiC UMOSFET栅槽的制作方法。该方法包括：首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为2:1，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。

公开(公告)号：CN105161534A

公开(公告)日：2015-12-16

申请号：CN201510388855.0

申请日：2015-07-02

Applicant: 电子科技大学

Inventor： 邓小川 ,  萧寒 ,  李妍月 ,  唐亚超 ,  甘志 ,  梁坤元 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0607 ,  H01L29/66068

Abstract: 本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的第一碳化硅N-外延层，第一碳化硅N-外延层中的埋介质槽，第二碳化硅N-外延层，位于第二碳化硅N-外延层上部的Pbase区，Pbase区中碳化硅P+接触区和N+源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET区下部引入埋介质槽，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。

公开(公告)号：CN104851782A

公开(公告)日：2015-08-19

申请号：CN201510164939.6

申请日：2015-04-09

Applicant: 电子科技大学

Inventor： 邓小川 ,  李妍月 ,  户金豹 ,  申华军 ,  萧寒 ,  唐亚超 ,  梁坤元 ,  甘志

IPC: H01L21/04

CPC classification number: H01L21/049

Abstract: 本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H-SiC UMOSFET栅槽的制作方法。该方法包括：首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为2:1，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。

公开(公告)号：CN104269402A

公开(公告)日：2015-01-07

申请号：CN201410450092.3

申请日：2014-09-04

Applicant: 电子科技大学

Inventor： 乔明 ,  马金荣 ,  张晓菲 ,  甘志 ,  张波

IPC: H01L27/02 ,  H02H9/04

Abstract: 本发明提供了一种堆叠SCR-LDMOS的高压ESD保护电路，属于电子技术领域。包括1个NLDMOS、1个电阻232和N个SCR-LDMOS堆叠单元，所述SCR-LDMOS堆叠单元包括一个SCR-LDMOS器件和一个触发电阻，其中N≥2，衬底上还有(N+2)个P型重掺杂区作为保护环接地。该电路通过LDMOS的击穿触发堆叠SCR-LDMOS，在不提高触发电压的同时，采用堆叠的SCR-LDMOS提高了维持电压。