公开(公告)号：CN108573915A

公开(公告)日：2018-09-25

申请号：CN201810110607.3

申请日：2018-02-05

Applicant: 瑞萨电子株式会社

Inventor： 关川宏昭 ,  德光成太 ,  小室明日翔

IPC: H01L21/768 ,  H01L21/762

Abstract: 本发明提供一种半导体装置及其制造方法。当在电路区域中形成在比元件分离用的槽深的槽内形成且将布线与半导体基板电连接的基板接触插塞的情况下，防止由于基板接触开口率不足引起的基板接触插塞的电阻值的增大。将连接到布线(M1)和半导体基板(SB)并且不构成电路的基板接触插塞(SP2)形成于半导体芯片区域的边缘部的密封环区域(1B)。将基板接触插塞(SP2)埋入于比元件分离用的槽(D1)深的槽(D2)内。

公开(公告)号：CN102157431B

公开(公告)日：2015-04-08

申请号：CN201110025275.7

申请日：2011-01-19

Applicant: 瑞萨电子株式会社

Inventor： 森井胜巳 ,  大津良孝 ,  大西一真 ,  新田哲也 ,  城本龙也 ,  德光成太

IPC: H01L21/762 ,  H01L27/088

CPC classification number: H01L21/76283 ,  H01L21/76232 ,  H01L21/823878 ,  H01L22/34 ,  H01L27/1203 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供半导体器件及其制造方法，该半导体器件可以使用简单工艺制造而无需确保高掩埋性质。在根据本发明的半导体器件的制造方法中，首先制备具有通过依次堆叠支撑衬底、埋置绝缘膜和半导体层而得到的配置的半导体衬底。然后，在半导体层的主表面之上完成具有导电部分的元件。形成在平面图中包围元件并且从半导体层的主表面到达埋置绝缘膜的沟槽。在元件之上以及在沟槽中形成第一绝缘膜(层间绝缘膜)，以相应地覆盖元件并在沟槽中形成气隙。然后，在第一绝缘膜中形成到达元件的导电部分的接触孔。

公开(公告)号：CN102760734A

公开(公告)日：2012-10-31

申请号：CN201210131432.7

申请日：2012-04-26

Applicant: 瑞萨电子株式会社

Inventor： 德光成太 ,  上西明夫

IPC: H01L27/088 ,  H01L21/82 ,  H01L29/36

CPC classification number: H01L29/1045 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823475 ,  H01L21/823493 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823871 ,  H01L21/823892 ,  H01L27/0207 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/41758 ,  H01L29/42364 ,  H01L29/4238 ,  H01L29/66568 ,  H01L29/66575 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/7836

Abstract: 提供了一种半导体器件及其制造方法。高压晶体管包括：第一杂质层；形成于所述第一杂质层内部的第二杂质层，以便将所述第二杂质层置于其间；形成于所述第一杂质层内部的第三杂质层和第四杂质层的配对；第五杂质层，从所述第一杂质层的最上表面形成至所述第一杂质层的内部以便在布置所述第二杂质层的方向上沿着所述主表面突出；以及导电层，形成于所述第二杂质层的最上表面上方。所述第四杂质层中的杂质浓度高于所述第三杂质层和所述第五杂质层中的杂质浓度，并且所述第五杂质层中的杂质浓度高于所述第三杂质层中的杂质浓度。