芯片的MOS工艺角的测量方法、装置和系统

    公开(公告)号:CN106601643B

    公开(公告)日:2019-04-05

    申请号:CN201611006135.4

    申请日:2016-11-15

    Abstract: 本发明公开了一种芯片的MOS工艺角的测量方法、装置和系统。其中,该方法包括:检测待测量芯片的驱动电压,其中,驱动电压为待测量芯片的锁相环中电压控制振荡器的输入端电压;判断驱动电压是否处于稳定状态;在驱动电压处于稳定状态时比较驱动电压与工艺角判断阈值的大小,得到比较结果,其中,工艺角判断阈值用于区分待测量芯片的工艺角的类型;根据比较结果确定芯片的MOS工艺角。本发明解决了现有测量芯片的MOS工艺角的方法比较复杂的技术问题。

    一种频率调制装置、开关电源及其频率调制方法

    公开(公告)号:CN109088538A

    公开(公告)日:2018-12-25

    申请号:CN201811223781.5

    申请日:2018-10-19

    Abstract: 本发明公开了一种频率调制装置、开关电源及其频率调制方法,该装置包括:波形发生单元(10),用于产生一个用于对待控开关电源的时钟信号进行频率调制所需的周期信号;频率调制单元(20),用于基于所述周期信号进行电压电流转换和运算处理,得到用于对所述待控开关电源的时钟信号进行频率调制所需的频率调制电流;RC振荡单元(30),用于基于所述频率调制电流进行RC振荡处理,得到频率振动信号,以作为所述待控开关电源的时钟信号。本发明的方案,可以解决现有技术中使用固定频率振荡器的开关电源的EMC性能差的问题,达到提升EMC性能的效果。

    芯片的MOS工艺角的测量方法、装置和系统

    公开(公告)号:CN106601643A

    公开(公告)日:2017-04-26

    申请号:CN201611006135.4

    申请日:2016-11-15

    CPC classification number: H01L22/14

    Abstract: 本发明公开了一种芯片的MOS工艺角的测量方法、装置和系统。其中,该方法包括:检测待测量芯片的驱动电压,其中,驱动电压为待测量芯片的锁相环中电压控制振荡器的输入端电压;判断驱动电压是否处于稳定状态;在驱动电压处于稳定状态时比较驱动电压与工艺角判断阈值的大小,得到比较结果,其中,工艺角判断阈值用于区分待测量芯片的工艺角的类型;根据比较结果确定芯片的MOS工艺角。本发明解决了现有测量芯片的MOS工艺角的方法比较复杂的技术问题。

    一种功率电感集成芯片及其封装制造方法

    公开(公告)号:CN110970400B

    公开(公告)日:2022-02-18

    申请号:CN201811139543.6

    申请日:2018-09-28

    Abstract: 本发明公开了一种功率电感集成芯片及其封装制造方法,包括功率电感组件和电源芯片,电源芯片设置有引脚,电源芯片上设有连接槽,引脚设于连接槽中,功率电感组件包括封装体、线圈绕组和导电卡扣,封装体包覆线圈绕组,线圈绕组有两输出端,导电卡扣与输出端连接、且导电卡扣设于封装体外,功率电感组件和电源芯片连接时导电卡扣插入连接槽中,其端部与引脚连接,本发明设置导电卡扣与连接槽,通过导电卡扣将功率电感集成到电源芯片,利用封装芯片的设备制造电感值,减少制造的误差范围,提高功率电感的精度,减少电感因为振荡等原因导致焊接松脱的可能,提高电源系统的可靠性,减少整体电源的体积,有助于便携电子产品的微型化,客户使用方便。

    一种功率电感集成芯片及其封装制造方法

    公开(公告)号:CN110970400A

    公开(公告)日:2020-04-07

    申请号:CN201811139543.6

    申请日:2018-09-28

    Abstract: 本发明公开了一种功率电感集成芯片及其封装制造方法,包括功率电感组件和电源芯片,电源芯片设置有引脚,电源芯片上设有连接槽,引脚设于连接槽中,功率电感组件包括封装体、线圈绕组和导电卡扣,封装体包覆线圈绕组,线圈绕组有两输出端,导电卡扣与输出端连接、且导电卡扣设于封装体外,功率电感组件和电源芯片连接时导电卡扣插入连接槽中,其端部与引脚连接,本发明设置导电卡扣与连接槽,通过导电卡扣将功率电感集成到电源芯片,利用封装芯片的设备制造电感值,减少制造的误差范围,提高功率电感的精度,减少电感因为振荡等原因导致焊接松脱的可能,提高电源系统的可靠性,减少整体电源的体积,有助于便携电子产品的微型化,客户使用方便。

    时钟补偿电路、时钟电路和微控制器

    公开(公告)号:CN106656120B

    公开(公告)日:2019-09-20

    申请号:CN201611015057.4

    申请日:2016-11-18

    Abstract: 本发明公开了一种时钟补偿电路、时钟电路和微控制器。其中,该时钟补偿电路包括:检测电路,用于检测时钟电路中对目标电容进行调节的电容控制参数,其中,目标电容用于控制时钟电路输出的时钟频率;控制单元,连接至检测电路,用于根据检测电路检测到的电容控制参数控制目标电容,以调节时钟电路输出的时钟频率。通过本申请,解决了相关技术中时钟电路输出的时钟频率波动较大的问题。

    一种外挂晶体时钟的抗EFT干扰电路

    公开(公告)号:CN109495101A

    公开(公告)日:2019-03-19

    申请号:CN201811258491.4

    申请日:2018-10-26

    Abstract: 本发明公开了一种外挂晶体时钟的抗EFT干扰电路,包括晶振电路,所述晶振电路包括芯片内部的晶体驱动电路和芯片外部的外部晶体电路,外部晶体电路通过两个IO端口,XHIN端口和XHOUT端口,连接到芯片内部的晶体驱动电路;在所述XHIN端口的IO端口外部设置有Rext电阻,在所述XHIN端口的IO端口内部设置有包括PMOS和NMOS的ESD电路,所述PMOS和NMOS产生的寄生电容Cp1、Cp2共同组成寄生的低通滤波器。本发明的外挂晶体时钟的抗EFT干扰电路,能有效抑制干扰,保证相关产品能够通过验证,从而提高产品的可靠性和稳定性。

    一种电阻等效二极管结构
    19.
    发明公开

    公开(公告)号:CN109411528A

    公开(公告)日:2019-03-01

    申请号:CN201811258510.3

    申请日:2018-10-26

    Abstract: 本发明公开了一种电阻等效二极管结构,包括Psub衬底,所述Psub衬底上设置有由SAB及正下方的N+区(或P+区)组成的电阻器件核心区,所述电阻器件核心区的左右各设置一由电阻器件基础层N+(或P+)和高浓度衬底P+ring(或N+ring)的反向偏置二极管核心区;此为电阻等效二极管结构。本发明提出的是一种电阻等效二极管的结构,电路设计时节省独立二极管器件,只需设计真实的电阻器件。而需要实现二极管的功能则在集成电路版图中通过改变传统电阻器件的结构,在电阻两极设计等效二极管,即一种电阻器件同时实现两种功能。此种电阻等效的二极管组合也能全方位的实现电荷泄放能力。

    一种基准电路及芯片
    20.
    发明公开

    公开(公告)号:CN107678486A

    公开(公告)日:2018-02-09

    申请号:CN201710979383.5

    申请日:2017-10-19

    Abstract: 本发明涉及集成电路技术领域,特别是涉及一种基准电路及芯片。该基准电路包括:电流镜,用于响应于外部电源的激励,分别镜像出至少三条支路电流;电容单元,用于响应于外部电源的激励,输出电容电压;第一偏置电路;第二偏置电路,的输入,分别偏置输出与每条支路电流对应的偏置电流;基准源产生电路,用于响应于至少三条支路电流中两条支路电流分别对应的偏置电流与电容电压的输入,产生基准电流。当外部电源波动时,首先电容单元能够抑制外部电源产生的电压波动,并且,第二偏置电路能够为第一偏置电路提供偏置电压,使得第一偏置电路能够稳定可靠地工作,从而提高电源抑制比。

Patent Agency Ranking