-
公开(公告)号：CN113064550B
公开(公告)日：2024-09-20
申请号：CN202110294448.9
申请日：2021-03-19
Applicant: 珠海一微半导体股份有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种缩短外部存储器访问时间的控制装置及控制方法，所述方法通过对非连续地址的数据进行缓存的方法，降低对存储空间的要求以及缓存频次，有利于控制成本和功耗。同时，因为缓存了非连续地址处的数据，可以缩短对外部存储器的访问时间，消除命令字、读取地址等数据的发送带来的带宽下降问题，读写主机读取外部存储器的等价有效带宽可提升至100%，读取速度稳定，系统性能得到提升，对程序运行延迟要求严格的场景有明显优势。
-
公开(公告)号：CN112100975B
公开(公告)日：2024-05-03
申请号：CN202011041185.2
申请日：2020-09-28
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/398 , G06F30/394 , G06F30/392 , G06F119/02
Abstract: 本发明公开了一种版图设计的金属层自动连接方法，涉及芯片版图设计领域，所述金属层自动连接方法具体包括如下步骤：设置快捷键，其中，所述快捷键配置功能函数，用于一键实现金属层自动连接；以选定的一对或一对以上金属层作为自动连接对象，当检测到快捷键被点击时，触发所述功能函数以实现金属层自动连接。本发明通过在版图设计软件中设置配置功能函数的快捷键，大幅度提高版图设计工作效率，实现更高效、精准的同层或不同层的金属层的自动连接。
-
公开(公告)号：CN116341427A
公开(公告)日：2023-06-27
申请号：CN202211646099.3
申请日：2022-12-21
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/33
Abstract: 本申请公开了一种适用不同ATE平台的芯片测试方法、装置、系统和存储介质，所述的适用不同ATE平台的芯片测试方法，通过ATE平台向量库将测试程序进行平台化，平台化后的测试程序可以满足不同ATE平台的运行格式要求，在多种不同ATE平台之间实现了测试代码的复用和移植，大大降低了测试开发难度，而且还可以根据测试成本和精度要求选择合适的ATE平台，提高了芯片测试的灵活性以及测试开发效率。
-
公开(公告)号：CN116166486A
公开(公告)日：2023-05-26
申请号：CN202211646128.6
申请日：2022-12-21
Applicant: 珠海一微半导体股份有限公司
IPC: G06F11/22 , G06F8/36 , G06F8/76 , G06F13/42 , G01R31/3177 , G01R31/3185
Abstract: 本发明公开了一种芯片量产测试方法和系统，所述测试方法包括：步骤S1，基于待测芯片的总线协议以及总线协议库，上位机将测试程序进行协议化，得到协议化后的测试程序；步骤S2，基于ATE平台的类型以及ATE平台向量库，上位机将协议化后的测试程序进行平台化，得到平台化后的测试程序；步骤S3，上位机通过ATE平台将ATE平台处理后的测试程序传输给待测芯片以进行芯片测试；其中，协议化后的测试程序满足待测芯片的总线协议的传输要求，平台化后的测试程序满足当前ATE平台的运行要求，待测芯片通过总线接口接收ATE平台处理后的测试程序。所述测试方法尤其适用于芯片量产测试，大大降低了芯片测试所需成本。
-
公开(公告)号：CN109558684B
公开(公告)日：2023-05-09
申请号：CN201811473132.0
申请日：2018-12-04
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/39
Abstract: 本发明提出一种删除Net金属连线的DRC处理方法，包括：步骤1、基于DRC得到的出现DRC错误的Net的信息，建立对应Net所属的电路节点类型，然后进入步骤2；步骤2、提取步骤1中所述电路节点类型为信号的Net，然后进入步骤3；步骤3、将步骤2提取的任意Net的金属连线删除，然后进入步骤4；步骤4、重新执行自动布线，然后进入步骤5；步骤5、通过执行DRC检查判断是否存在DRC错误，是则返回步骤1，否则结束。整个流程由工具自动完成全部操作，解放设计人员的双手。
-
Patent Agency Ranking
公开(公告)号：CN115903999A
公开(公告)日：2023-04-04
申请号：CN202110891091.2
申请日：2021-08-04
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种基于硬件实现的CPU时钟调节电路、系统及其调节方法，所述CPU时钟调节电路包括锁相环计数模块、锁相环参数比较模块和时钟门控模块；锁相环计数模块，用于对锁相环电路传输的时钟信号进行计数，输出时钟门控使能信号至时钟门控模块，以控制时钟门控模块的运行；锁相环参数比较模块，用于确定锁相环电路是否处于时钟频率调节阶段，当锁相环电路处于时钟频率调节阶段时输出复位信号至锁相环计数模块；时钟门控模块，用于根据接收的时钟门控使能信号控制时钟门控模块向CPU传输CPU时钟信号。本发明基于CPU时钟调节电路实现锁相环电路调节稳定后再进行CPU时钟频率调节，确保CPU时钟稳定无毛刺，保证CPU在锁相环电路切频阶段的正常工作。
-
公开(公告)号：CN109583103B
公开(公告)日：2023-02-17
申请号：CN201811475551.8
申请日：2018-12-04
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/392 , G06F30/3315
Abstract: 本发明提出一种基于时间余量的时序修复方法，包括：步骤1、提取出芯片布局中全部路径的网表信息，然后进入步骤2；步骤2、基于配置的时序约束条件，确定生成的静态时序分析中的时序违例路径及其对应的时间余量，然后进入步骤3；步骤3、判断所述时间余量是否大于预设阈值，是则在所述时序违例路径中确定预设分析路径的起点或终点，并调整所述时序违例路径的时钟延时的大小；否则基于所述静态时序分析，提取出数据通路和时钟通路上的逻辑单元，进而提取出与时序违例路径相连的逻辑模块及其线网信息，再调整所述与时序违例路径相连接的逻辑模块之间的线长，再根据优化的线长进行优化布局，然后返回步骤1。降低芯片的设计面积，提高芯片的工作频率。
-
公开(公告)号：CN109543309B
公开(公告)日：2023-01-06
申请号：CN201811410376.4
申请日：2018-11-23
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/398
Abstract: 本发明提出一种基于版图关键信号的干扰排查方法。所述干扰排查方法是基于DRC验证语言的自动检查版图信号防护的RULE脚本，通过执行DRC设计规则检查，即可得到信号防护的检查结果，可快速地定位到版图中存在信号干扰的地方。整个干扰信号排查过程是自动化脚本运行，使得操作方便、快捷、高效，结果直观，并大大节省了人工排查所需耗费的时间跟精力，且该方法可通过简单修改预定义的形式，快速应用于不同工艺版图的干扰信号排查中，通用性强。
-
公开(公告)号：CN109492273B
公开(公告)日：2022-11-15
申请号：CN201811231667.7
申请日：2018-10-22
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 本发明公开一种基于通孔的自动打孔方法，选定芯片物理版图中待打孔处理的第一金属层和第三金属层；其中，所述第一金属层和所述第三金属层包括跨层次的两层金属层和相邻的两层金属层；当检测到配置的打孔触发信号时，定义待调用的通孔器件的尺寸及间距信息；同时获取所述第一金属层和所述第三金属层的金属交叠区的尺寸大小；根据所述金属交叠区的尺寸大小、所述通孔器件的尺寸及其间距信息，计算待调用的通孔器件的数目；判断所述通孔器件的数目是否小于或等于1，是则调用通孔数目为3的打孔器件，并调用打孔函数进行打孔操作；否则直接调用所述打孔函数进行打孔操作。本发明通过一个打孔触发信号实现跨层次自动打孔和插入冗余孔。
-
公开(公告)号：CN113749572A
公开(公告)日：2021-12-07
申请号：CN202111116262.0
申请日：2021-09-23
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明涉及一种机器人拖地方法和芯片及智能拖地机，根据机器人在基准线的两侧的移动位置在同一行进阶段或清洁周期内依次变更不同弧形开口方向的曲线路线，并沿着变更的曲线路线拖地，直至检测到区域边界再通过直线运动切换到另一行进阶段，并在对应的方向，继续根据机器人的移动位置在同一行进阶段内依次变更不同弧形开口方向的曲线路线，并沿着变更的曲线路线拖地；从而沿左右两侧弧线路径阶段性地拖地以保证拖地的均匀性和效率。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.067 seconds)
