匹配滤波器
    11.
    发明授权

    公开(公告)号:CN1100385C

    公开(公告)日:2003-01-29

    申请号:CN96112567.5

    申请日:1996-09-18

    CPC classification number: H03H11/04 H03H17/0254

    Abstract: 本发明目的是提供一种既可确保运算速度又可执行整个电路刷新的匹配滤波器,其构成为增加地设有可以保持应在主采样保持电路中保持的模拟输入电压的一部分的多个辅助采样保持电路、由与加减运算电路等效的电路构成的第2加减运算电路、择一地输出加减运算电路或第2加减运算电路二者中一方输出的多路复用器,由此,设置可使主采样保持电路内的采样保持电路或加减运算电路停歇的期间并在该期间中进行刷新。

    量化电路
    12.
    发明公开

    公开(公告)号:CN1155786A

    公开(公告)日:1997-07-30

    申请号:CN96121529.1

    申请日:1996-12-12

    Abstract: 本发明的一个目的是提供一个量化电路,用于实现稳定的反相,而不受每个反相器特性分散的影响。在根据本发明的量化电路中,多个单元反相器电路被并行提供以实现上述目的。

    用于扩频通信的匹配滤波电路

    公开(公告)号:CN1102305C

    公开(公告)日:2003-02-26

    申请号:CN96112789.9

    申请日:1996-10-18

    CPC classification number: H03H17/0254 H04B1/707

    Abstract: 目的是提供一种可用小规模电路,对长代码进行应付的匹配滤波器电路,其构成为设置用于乘法运算的采样保持电路,个数为长代码的一部分那么多,从可以保持与上述个数相等的PN代码的第1乘数寄存器并行f向采样保持电路输入乘数,在该PN代码之后还有要使用的PN代码的时就把该PN代码存放到与第1乘数寄存器容量相同的第2乘数寄存器中,并在规定的定时,把第2乘数寄存器的PN代码并行传送至第1乘数寄存器中。而送往第2乘数寄存器的PN代码输入串行地进行。

    乘法电路
    15.
    发明授权

    公开(公告)号:CN1088212C

    公开(公告)日:2002-07-24

    申请号:CN96105628.2

    申请日:1996-04-26

    CPC classification number: G06J1/00

    Abstract: 一种用于以数字值乘以模拟输入电压的乘法电路,包括:第一开关电路,第一电容耦合,第一反相放大器,第二开关电路,第二电容耦合,第二反相放大器,由此所述输入的模拟输入电压由所述第一和第二电容耦合乘以两倍。因为用两级加权和控制第一反相放大部分和第二反相放大部分的电容量,单元电容的数量得到控制,所以输出的精度得到改善,并且消除了参考电压产生电路和反相放大部分的MOS反相器的偏移电压。

    频谱扩散通信方式
    18.
    发明公开

    公开(公告)号:CN1162224A

    公开(公告)日:1997-10-15

    申请号:CN96123188.2

    申请日:1996-12-26

    CPC classification number: H04J13/0022 H04J13/10 H04J2013/0037

    Abstract: 本发明旨在提供一种可以提高通信速度的频谱扩散通信方式。本发明用第1、第2成分相互的相位差表现发送数据,或将第1PN符号作为I成分发送,将第2PN符号的0个—多个相互地赋与相位差作为Q成分发送,由第2PN符号的个数定义发送信息,在信号接收一侧,由在I成分的峰值间产生的Q成分的峰值数检出发送信息。或者,在加法器5中加算由开关部4得到的多个PN符号系列后作为Q成分发送。另一方面,将由移位寄存器1得到的PN符号系列作为I成分发送。

    匹配滤波器
    19.
    发明公开

    公开(公告)号:CN1153427A

    公开(公告)日:1997-07-02

    申请号:CN96112567.5

    申请日:1996-09-18

    CPC classification number: H03H11/04 H03H17/0254

    Abstract: 本发明目的是提供一种既可确保运算速度又可执行整个电路刷新的匹配滤波器,其构成为增加地设有可以保持应在主采样保持电路中保持的模拟输入电压的一部分的多个辅助采样保持电路、由与加减运算电路等效的电路构成的第2加减运算电路、择一地输出加减运算电路或第2加减运算电路二者中一方输出的多路复用器,由此,设置可使主采样保持电路内的采样保持电路或加减运算电路停歇的期间并在该期间中进行刷新。

Patent Agency Ranking