-
公开(公告)号:CN104718624B
公开(公告)日:2018-02-13
申请号:CN201380041833.6
申请日:2013-08-06
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/66734 , H01L21/049 , H01L21/28158 , H01L21/30604 , H01L29/045 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/7397 , H01L29/7813
Abstract: 在具备具有沟槽栅结构(9)的纵型开关元件的碳化硅半导体装置的制造方法中,使用相对于(0001)面或(000-1)面具有偏轴角的衬底(1),以使沟槽(6)的侧壁面朝向(11-20)面或(1-100)面的方式,将沟槽(6)从源区(4)的表面形成到将基区(3)贯通并到达漂移层(2)的深度,在上述沟槽(6)的形成后不进行牺牲氧化,形成栅氧化膜(7)。
-
公开(公告)号:CN105593996A
公开(公告)日:2016-05-18
申请号:CN201480054234.2
申请日:2014-09-15
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/063 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/167 , H01L29/66068
Abstract: 碳化硅半导体装置,具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上,并且,与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型,配置在比上述基体区域靠下方,将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部,并被设置为上述电流分散层以上的深度。
-
公开(公告)号:CN102844867B
公开(公告)日:2015-08-05
申请号:CN201280001099.6
申请日:2012-02-06
IPC: H01L29/10 , H01L29/78 , H01L29/739 , H01L29/16 , H01L21/336 , H01L29/66
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66348 , H01L29/7397
Abstract: 一种SiC器件包括反型MOSFET,其具有:按照顺序叠置的衬底(1)、漂移层(2)以及基底区域(3);基底区域(3)的上部中的源极和接触区域(4、5);穿透源极和基底区域(4、3)的沟槽(6);沟槽(6)中的栅极绝缘膜(8)上的栅电极(9);与源极和基底区域(4、3)耦合的源电极(11);衬底(1)的背面上的漏电极(13);以及多个深层(10),所述深层位于漂移层(2)的上部中、比沟槽(6)更深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层(10)在深度方向上具有杂质浓度分布,并且在施加栅电压时,在沟槽侧上的深层(10)的一部分中提供反型层。
-
公开(公告)号:CN102403338B
公开(公告)日:2014-08-20
申请号:CN201110281178.4
申请日:2011-09-14
IPC: H01L29/36 , H01L29/78 , H01L21/265 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/086 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068
Abstract: 一种SiC半导体器件,包括:按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3);第一和第二源极区(4a,4b)和基极区中的接触层(5);穿透所述源极和基极区的沟槽(6);沟槽中的栅电极(8);覆盖栅电极,具有接触孔的层间绝缘膜(10);经由所述接触孔与所述源极区和所述接触层耦合的源电极(9);衬底上的漏电极(11);以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅,且高浓度的第二源极区具有被层间绝缘膜覆盖的部分,该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。
-
公开(公告)号:CN102163627B
公开(公告)日:2014-07-09
申请号:CN201110045710.2
申请日:2011-02-23
IPC: H01L29/872 , H01L29/16 , H01L21/329 , H01L21/02
CPC classification number: H01L29/47 , H01L21/0495 , H01L29/0619 , H01L29/063 , H01L29/1608 , H01L29/402 , H01L29/6606 , H01L29/872
Abstract: 一种具有肖特基势垒二极管的碳化硅半导体装置,其包括:基板(1),其由碳化硅制成且具有第一导电类型,其中所述基板包括主表面和背表面;漂移层(2),其由碳化硅制成且具有第一导电类型,其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度;肖特基电极(4),其设置在漂移层上且与漂移层的表面肖特基接触;以及欧姆电极(5),其设置在基板的背表面上。肖特基电极与漂移层直接接触,以使得肖特基电极的晶格与漂移层的晶格匹配。本发明还涉及一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法。
-
公开(公告)号:CN102856382A
公开(公告)日:2013-01-02
申请号:CN201210226273.9
申请日:2012-06-29
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/0865 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66068 , H01L29/7825 , H01L29/7827
Abstract: 本发明涉及一种碳化硅半导体器件。在碳化硅半导体器件中,多个沟槽(7)具有一个方向上的纵向方向并且以条纹图案布置。每个所述沟槽(7)均具有在所述纵向方向上延伸的第一侧壁和第二侧壁。所述第一侧壁与(11-20)平面和(1-100)平面中的一个平面成第一锐角,所述第二侧壁与(11-20)平面和(1-100)平面的所述一个平面成第二锐角,并且所述第一锐角小于所述第二锐角。第一导电类型区(5)仅与每个所述沟槽(7)的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触,并且电流通路仅形成在所述第一侧壁和所述第二侧壁中的所述第一侧壁上。
-
公开(公告)号:CN102163627A
公开(公告)日:2011-08-24
申请号:CN201110045710.2
申请日:2011-02-23
IPC: H01L29/872 , H01L29/16 , H01L21/329 , H01L21/02
CPC classification number: H01L29/47 , H01L21/0495 , H01L29/0619 , H01L29/063 , H01L29/1608 , H01L29/402 , H01L29/6606 , H01L29/872
Abstract: 一种具有肖特基势垒二极管的碳化硅半导体装置,其包括:基板(1),其由碳化硅制成且具有第一导电类型,其中所述基板包括主表面和背表面;漂移层(2),其由碳化硅制成且具有第一导电类型,其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度;肖特基电极(4),其设置在漂移层上且与漂移层的表面肖特基接触;以及欧姆电极(5),其设置在基板的背表面上。肖特基电极与漂移层直接接触,以使得肖特基电极的晶格与漂移层的晶格匹配。本发明还涉及一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法。
-
公开(公告)号:CN109417090B
公开(公告)日:2023-01-20
申请号:CN201780041600.4
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 在p型连接层(30)的前端连结p型扩张区域(40)。通过形成这样的p型扩张区域(40),能够消除在p型连接层(30)与p型保护环(21)之间间隔变大的区域。因此,在台面部中,能够抑制等电位线过度隆起,能够确保耐压。
-
公开(公告)号:CN112652655A
公开(公告)日:2021-04-13
申请号:CN202011071147.1
申请日:2020-10-09
Applicant: 株式会社电装
IPC: H01L29/16 , H01L29/30 , H01L29/45 , H01L21/268 , H01L21/324
Abstract: 本发明涉及碳化硅半导体器件和用于制造碳化硅半导体器件的方法。从n+型SiC衬底(1)的背面(1b)的表面,即背面(1b)与漏电极(11)之间的界面开始的漏电极(11)的不平高度(H1)小于1.0μm。具体而言,使用顶帽型激光进行漏电极(11)的激光退火,将漏电极(11)的不平高度(H1)设定为小于1.0μm。因此,弯曲强度为1000MPa以上,并且可以抑制元件强度的下降,可以提供可靠性提高的SiC半导体器件。
-
公开(公告)号:CN104380471B
公开(公告)日:2017-10-27
申请号:CN201380031045.9
申请日:2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5),该沟槽(5a)形成在单元区域中,由低浓度区域(5b)构成p型柱,并且由高浓度区域(5c)构成p+型深层。由此,能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造,所以实现了导通电阻的降低。此外,通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位,所以能够缓和对栅极绝缘膜(8)施加的电场,能够防止栅极绝缘膜(8)被破坏。因此,SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
-
-
-
-
-
-
-
-