公开(公告)号：CN102403346A

公开(公告)日：2012-04-04

申请号：CN201110266729.X

申请日：2011-09-07

Applicant: 株式会社电装

Inventor： 住友正清 ,  樋口安史 ,  深津重光

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/0839 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66348

Abstract: 一种半导体器件，包括漂移层(3)、漂移层(3)上的基极层(4)和沟槽栅极结构(8)。每个沟槽栅极结构包括穿透基极层(4)到达漂移层(3)的沟槽(5)、沟槽(5)的壁表面上的栅极绝缘层(6)以及栅极绝缘层(6)上的栅电极(7)。所述沟槽栅极结构(8)的底部部分位于所述漂移层(3)中并在预定方向上扩展，使得在所述方向中，相邻沟槽栅极结构(8)的所述底部部分之间的距离(L1)小于相邻沟槽栅极结构(8)的开口部分之间的距离(L2)。底部部分中的栅极绝缘层(6)的厚度大于开口部分中的栅极绝缘层(6)的厚度。

公开(公告)号：CN104160512B

公开(公告)日：2017-08-11

申请号：CN201380012757.6

申请日：2013-03-04

Applicant: 株式会社电装

Inventor： 荒川和树 ,  住友正清 ,  松井正树 ,  樋口安史 ,  小山和博

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

CPC classification number: H01L29/42376 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7397

Abstract: 在半导体装置中，沟槽(5)具有：第1沟槽(5a)，在基极层(4)的表面具有开口部；第2沟槽(5b)，与第1沟槽(5a)连通，对置的侧壁的间隔比第1沟槽(5a)的对置的侧壁的间隔长，并且底部位于漂移层(3)。与第1沟槽(5a)结合的第2沟槽(5b)的结合部(5c)的壁面带有圆度。据此，能够抑制在第1沟槽(5a)与第2沟槽(5b)之间的结合部(5c)的附近发生较大的电场集中。此外，当电子被从沟道区域向漂移层(3)供给时，能够抑制电子的流动方向在结合部(5c)的附近急剧地变化。因此，能够实现导通电阻的降低。

公开(公告)号：CN103828060B

公开(公告)日：2017-02-22

申请号：CN201280047137.1

申请日：2012-09-13

Applicant: 株式会社电装

Inventor： 樋口安史 ,  深津重光 ,  住友正清

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/0843 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66348

Abstract: 在半导体器件中，沟槽栅极（18）具有在漂移层（13）中的底部（18b）和从基极层（14）的表面延伸以与底部连通的连通部（18a）。在x方向上相邻底部之间的距离小于相邻连通部之间的距离。将相邻的沟槽栅极之间的区域在y方向上分割为作为电子注入源的有效区（P）和不用作电子注入源的无效区（Q）。无效区在y方向上的间隔L（1 >0）、连通部在z方向上的长度D1、以及底部在z方向上的长度D2满足L1≤2（D1+D2）。z方向正交于由彼此正交的x方向和y方向所定义的x-y平面。

公开(公告)号：CN104285300A

公开(公告)日：2015-01-14

申请号：CN201380024277.1

申请日：2013-04-17

Applicant: 株式会社电装

Inventor： 小山和博 ,  住友正清 ,  樋口安史

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L27/0722 ,  H01L27/0727 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7397 ,  H01L29/7827 ,  H01L29/861

Abstract: 半导体装置具备：第1导电型的漂移层(2)、在所述漂移层(2)上形成的第2导电型的基极层(3)、在所述基极层(3)的表层部形成的第1导电型的发射极层(7)、所述漂移层(2)之中的与所述基极层(3)相离的第1导电型的缓冲层(11)、在所述缓冲层(11)中选择性地形成的第2导电型的集电极层(12)、与所述基极层(3)之中的所述漂移层(2)和所述发射极层(7)之间的沟道区域接触的栅极绝缘膜(5)、在所述栅极绝缘膜(5)上形成的栅极电极(6)、与所述基极层(3)以及所述发射极层(7)电连接的第1电极(10)、以及与所述缓冲层(11)以及所述集电极层(12)电连接的第2电极(13)。在所述缓冲层(11)中，载流子密度比空间电荷密度小。

公开(公告)号：CN100530653C

公开(公告)日：2009-08-19

申请号：CN200710147106.4

申请日：2007-08-30

Applicant: 株式会社电装

Inventor： 高桥茂树 ,  中野敬志 ,  赤木望 ,  樋口安史 ,  藤井哲夫 ,  服部佳晋 ,  桑原诚 ,  冈田京子

IPC: H01L27/06 ,  H01L23/522

CPC classification number: H01L27/0727 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/42356 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7817 ,  H01L29/7821

Abstract: 一种半导体器件，包括：半导体衬底(1-3)；设置在衬底(1-3)中的横向MOS晶体管(LTa-LTd)；设置在衬底(1-3)中的齐纳二极管(ZDa-ZDd)；以及设置在衬底(1-3)中的电容器(Ca-Ce)。所述晶体管(LTa-LTd)包括漏极(D)和栅极，并且二极管(ZDa-ZDd)和电容器(Ca-Ce)串联耦合在漏极(D)和栅极之间。该器件具有最小化的尺寸和高开关速度。此外，改善了开关损耗和浪涌电压。

公开(公告)号：CN101136406A

公开(公告)日：2008-03-05

申请号：CN200710147106.4

申请日：2007-08-30

Applicant: 株式会社电装

Inventor： 高桥茂树 ,  中野敬志 ,  赤木望 ,  樋口安史 ,  藤井哲夫 ,  服部佳晋 ,  桑原诚 ,  冈田京子

IPC: H01L27/06 ,  H01L23/522

CPC classification number: H01L27/0727 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/42356 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7817 ,  H01L29/7821

Abstract: 一种半导体器件，包括：半导体衬底(1－3)；设置在衬底(1－3)中的横向MOS晶体管(LTa－LTd)；设置在衬底(1－3)中的齐纳二极管(ZDa－ZDd)；以及设置在衬底(1－3)中的电容器(Ca－Ce)。所述晶体管(LTa－LTd)包括漏极(D)和栅极，并且二极管(ZDa－ZDd)和电容器(Ca－Ce)串联耦合在漏极(D)和栅极之间。该器件具有最小化的尺寸和高开关速度。此外，改善了开关损耗和浪涌电压。