公开(公告)号：CN1519946A

公开(公告)日：2004-08-11

申请号：CN200410001867.5

申请日：2004-01-15

Applicant: 株式会社瑞萨科技

Inventor： 松本拓治 ,  一法师隆志 ,  岩松俊明 ,  平野有一

IPC: H01L27/12 ,  H01L29/78

CPC classification number: H01L29/66545 ,  H01L21/28052 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/41766 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/7845

Abstract: 本发明的课题是得到能恰当地避免隔离耐压的降低而又没有结电容的增加等的弊端的半导体器件及其制造方法。通过形成凹部14预先使硅层3薄膜化以后，形成杂质导入区11。从而，在位于元件隔离绝缘膜5的底面与BOX层2的上表面之间的部分的p型硅层3内，由于未注入n型杂质，能避免隔离耐压降低。而且，由于杂质导入区11抵达BOX层2的上表面而形成，所以也不会增加源、漏区12的结电容。

公开(公告)号：CN100533771C

公开(公告)日：2009-08-26

申请号：CN200510076022.7

申请日：2005-06-03

Applicant: 株式会社瑞萨科技

Inventor： 岩松俊明 ,  平野有一 ,  一法师隆志

IPC: H01L29/786 ,  H01L27/12

CPC classification number: H01L29/78615 ,  H01L21/76229 ,  H01L21/76283 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/105 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/1203 ,  H01L29/78609

Abstract: 本发明的目的在于提供一种半导体装置，即使该半导体装置是微细化的装置，也可以防止栅极寄生电容增大。在NMOS区(NR)和PMOS区(PR)中，分别在MOS晶体管之间配设部分分离绝缘膜(PT1)，部分分离绝缘膜(PT1)具有从SOI层(3)的主面向上侧突出的部分的厚度比沟槽深度、即从SOI层(3)的主面向下延伸的部分的厚度厚、且部分分离绝缘膜(PT1)的下部的SOI层(3)的厚度比分离部厚的结构。

公开(公告)号：CN1649160A

公开(公告)日：2005-08-03

申请号：CN200410082145.7

申请日：2004-12-17

Applicant: 株式会社瑞萨科技

Inventor： 岩松俊明 ,  一法师隆志

IPC: H01L27/12 ,  H01L29/78 ,  H01L21/84 ,  H01L21/336

CPC classification number: H01L27/0617 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/1203 ,  H01L27/13 ,  H01L28/10 ,  H01L28/20 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种防止凹陷的产生并降低电阻元件的寄生电容来实现高性能的电路工作的SOI器件。在电阻区RR中，在与螺旋电感SI的布置区对应的SOI层3的表面内，以在中间夹有SOI层3的方式布置多个沟槽隔离绝缘膜4，在各沟槽隔离绝缘膜4上分别布置有电阻元件30。沟槽隔离绝缘膜4具有下述混合隔离构造：在中央部分贯穿SOI层3到达隐埋氧化膜2成为完全隔离构造，在两端缘部，在其下部具有SOI层3成为部分隔离构造。