公开(公告)号：CN1677564A

公开(公告)日：2005-10-05

申请号：CN200510053069.1

申请日：2005-03-07

Applicant: 株式会社日立制作所

Inventor： 秋山悟 ,  竹村理一郎 ,  河原尊之 ,  关口知纪

IPC: G11C11/409 ,  H01L27/108

CPC classification number: G11C11/4091 ,  G11C7/065 ,  G11C2207/065 ,  H01L27/10897

Abstract: 本发明提供一种半导体存储器件。在进行细微化时，读出放大器的偏置增加、读出时产生误动作，芯片的成品率降低。具有由多个下拉电路和一个上拉电路构成的读出放大电路。此外，在多个下拉电路中的一个下拉电路中，构成下拉电路的晶体管与构成另一个下拉电路的晶体管相比，沟道长度和沟道宽度这样的常数更大。另外，多个下拉电路中，晶体管常数大的下拉电路先被激活，之后再激活另一个下拉电路和上拉电路，从而进行读出。

公开(公告)号：CN1677564B

公开(公告)日：2012-02-08

申请号：CN200510053069.1

申请日：2005-03-07

Applicant: 株式会社日立制作所

Inventor： 秋山悟 ,  竹村理一郎 ,  河原尊之 ,  关口知纪

IPC: G11C11/409 ,  H01L27/108

CPC classification number: G11C11/4091 ,  G11C7/065 ,  G11C2207/065 ,  H01L27/10897

Abstract: 本发明提供一种半导体存储器件。在进行细微化时，读出放大器的偏置增加、读出时产生误动作，芯片的成品率降低。具有由多个下拉电路和一个上拉电路构成的读出放大电路。此外，在多个下拉电路中的一个下拉电路中，构成下拉电路的晶体管与构成另一个下拉电路的晶体管相比，沟道长度和沟道宽度这样的常数更大。另外，多个下拉电路中，晶体管常数大的下拉电路先被激活，之后再激活另一个下拉电路和上拉电路，从而进行读出。

公开(公告)号：CN1633712A

公开(公告)日：2005-06-29

申请号：CN01823596.4

申请日：2001-12-14

Applicant: 株式会社日立制作所

Inventor： 秋山悟 ,  渡部隆夫 ,  松井裕一 ,  平谷正彦

IPC: H01L27/108 ,  H01L27/10 ,  H01L21/8242

CPC classification number: H01L27/10852 ,  H01L23/5223 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 通过使用将逻辑电路(LOGIC)内的金属布线和相同层(M3)的金属布线作为电极来利用的MIM电容器，形成DRAM的存储单元电容C3，能够降低工艺成本。通过使用高电介质材料形成电容器，配置在比形成了位线(BL)的布线层更上层上，能够实现高集成化。此外，通过使用2T单元，即使在低电压中工作，也能确保充足的信号量。通过通用模拟(ANALOG)和存储器(MEM)中的形成电容器的工艺，能够用低成本来实现在一个芯片上搭载了逻辑、模拟、存储器的半导体集成电路。