公开(公告)号：CN101221808A

公开(公告)日：2008-07-16

申请号：CN200810002051.2

申请日：2008-01-09

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 秋山悟 ,  关口知纪 ,  竹村理一郎 ,  中谷浩晃 ,  宫武伸一 ,  渡边由布子

IPC: G11C11/4091 ,  G11C11/4096

CPC classification number: G11C11/4091 ,  H01L27/10897

Abstract: 本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。

公开(公告)号：CN1633712A

公开(公告)日：2005-06-29

申请号：CN01823596.4

申请日：2001-12-14

Applicant: 株式会社日立制作所

Inventor： 秋山悟 ,  渡部隆夫 ,  松井裕一 ,  平谷正彦

IPC: H01L27/108 ,  H01L27/10 ,  H01L21/8242

CPC classification number: H01L27/10852 ,  H01L23/5223 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 通过使用将逻辑电路(LOGIC)内的金属布线和相同层(M3)的金属布线作为电极来利用的MIM电容器，形成DRAM的存储单元电容C3，能够降低工艺成本。通过使用高电介质材料形成电容器，配置在比形成了位线(BL)的布线层更上层上，能够实现高集成化。此外，通过使用2T单元，即使在低电压中工作，也能确保充足的信号量。通过通用模拟(ANALOG)和存储器(MEM)中的形成电容器的工艺，能够用低成本来实现在一个芯片上搭载了逻辑、模拟、存储器的半导体集成电路。