-
-
公开(公告)号:CN101521213B
公开(公告)日:2012-07-18
申请号:CN200910130270.3
申请日:2007-03-09
Applicant: 株式会社日立制作所
IPC: H01L27/12 , H01L21/762 , H01L21/31
CPC classification number: H01L21/76264
Abstract: 本发明的半导体集成电路装置具备:在元件形成区域下具有第一绝缘膜的基板、在元件区域所形成的硅的沟槽、第二绝缘膜和第三绝缘膜,通过使第三绝缘膜的膜厚除以第一绝缘膜的膜厚得到之值处于规定范围,可对氧化绝缘膜施加均等的电压。另外,本发明的电介质分离型半导体装置具备元件分离区域。该元件分离区域具有到达SOI基板的绝缘膜的深槽,通过填充n型高杂质浓度层、第二绝缘膜和多晶半导体层来构成该深槽。从而,本发明提供一种对在SOI基板的沟槽内的两端所形成的侧面氧化膜施加均等的电压的结构的集成电路装置、和能够防止作为绝缘层的氧化膜的氧化应力所引起的移位并且实现细微且较深的元件分离区域的高可靠性的电介质分离性半导体装置及其制造方法。
-
公开(公告)号:CN1252832C
公开(公告)日:2006-04-19
申请号:CN03148711.4
申请日:2003-06-24
Applicant: 株式会社日立制作所 , 联晶半导体股份有限公司
IPC: H01L29/78 , H01L27/115 , H01L21/8247 , G11C16/02
CPC classification number: H01L27/11526 , H01L21/28123 , H01L21/76224 , H01L21/823481 , H01L27/105 , H01L27/11546
Abstract: 本发明的目的在于提供可以有效地抑制在衬底上产生的晶体缺陷,性能良好的半导体器件和制造方法。其特征在于包括:半导体衬底,具有上述半导体衬底上形成的沟和埋入到上述沟内的埋入绝缘膜的元件隔离区,和与上述元件隔离区相邻接且形成有栅极绝缘膜和栅极绝缘膜上边的栅极电极的有源区域,上述栅极电极的至少一部分位于上述元件隔离区上边,且存在有上述栅极电极的第1元件隔离区的上述埋入绝缘膜的上侧的第1端面,位于比不存在上述栅极电极膜的第2元件隔离区的上述埋入绝缘膜的第2端面更往上边的区域。
-
公开(公告)号:CN106257067A
公开(公告)日:2016-12-28
申请号:CN201610411183.5
申请日:2016-06-13
Applicant: 株式会社日立制作所
CPC classification number: F16B39/02 , H05K5/0204 , H05K5/0234
Abstract: 本发明提出一种即使在紧固后经过长时间之后也能够保持紧固件的轴向力而防止松弛的移动体通信用标识。该移动体通信用标识的特征在于,具备:箱体,其在内部具备电子基板;台座,其支承箱体;以及紧固件,其将箱体和台座紧固,箱体由与温度变动相应地膨胀或收缩的树脂成型,紧固件具有与箱体的线膨胀系数大致相同的线膨胀系数。
-
-
公开(公告)号:CN1184682C
公开(公告)日:2005-01-12
申请号:CN99816394.5
申请日:1999-12-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L21/76229 , H01L21/76224 , H01L21/76232 , H01L27/10852 , H01L28/91
Abstract: 一种制造集成电路的方法,它包含下列步骤:以氮化硅(14)和侧壁间隔(16)作为掩模,利用干法腐蚀方法,在衬底(1)的隔离区中制作沟槽(2a);从氮化硅(14)清除侧壁间隔(16);以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面,使其剖面具有圆度。
-
公开(公告)号:CN1540743A
公开(公告)日:2004-10-27
申请号:CN200410036958.2
申请日:1999-12-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
CPC classification number: H01L21/76229 , H01L21/76224 , H01L21/76232 , H01L27/10852 , H01L28/91
Abstract: 一种制造集成电路的方法,它包含下列步骤:以氮化硅(14)和侧壁间隔(16)作为掩模,利用干法腐蚀方法,在衬底(1)的隔离区中制作沟槽(2a);从氮化硅(14)清除侧壁间隔(16);以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面,使其剖面具有圆度。
-
公开(公告)号:CN1275801A
公开(公告)日:2000-12-06
申请号:CN00117939.X
申请日:2000-06-01
Applicant: 株式会社日立制作所
IPC: H01L21/76
CPC classification number: H01L21/76232 , H01L29/0657
Abstract: 在衬底上形成衬垫氧化膜和防氧化膜,除去部分防氧化膜和衬垫氧化膜露出衬底,后退衬垫氧化膜,刻蚀衬底露出面,形成规定深度沟槽,后退衬垫氧化膜,氧化沟槽部分,向其内部埋入埋入绝缘膜,除去防氧化膜上的埋入绝缘膜和防氧化膜, 除去衬垫氧化膜,在氧化沟槽部分前,各向同性刻蚀和后退衬垫氧化膜使沟槽上端部分圆角化具有曲率,使氧化工序仅仅进行1次,制造不会使沟槽上端部分的晶体管的电性不合格的半导体装置。
-
-
-
-
-
-
-