公开(公告)号：CN105027092B

公开(公告)日：2018-01-30

申请号：CN201380069806.X

申请日：2013-03-27

Applicant: 株式会社日立制作所

Inventor： 植松裕 ,  村冈谕 ,  大坂英树 ,  柴田正文 ,  福村裕佑 ,  渡边聪 ,  柿田宏 ,  出居昭男 ,  上野仁 ,  尾野孝之 ,  宫川贵志 ,  内藤伦典 ,  隅仓大志 ,  福田裕一

IPC: G06F12/06 ,  G06F12/00 ,  G11C5/00

CPC classification number: G06F3/068 ,  G06F3/0611 ,  G06F3/0629 ,  G06F13/1694 ,  G11C5/04 ,  G11C7/10

Abstract: 在将作为高速存储器的DRAM和作为比DRAM低速但却是能够大容量化的非易失性存储器的闪存搭载于DIMM时，为了使CPU存储器总线处理量最大化，而部件配置就会成为问题。因此，本公开的存储器模块(DIMM)将存储器控制器配置于靠近插口端子一侧，将作为高速存储器的DRAM配置于其背面。将作为大容量存储器的闪存配置于远离插口端子的一侧。

公开(公告)号：CN105027092A

公开(公告)日：2015-11-04

申请号：CN201380069806.X

申请日：2013-03-27

Applicant: 株式会社日立制作所

Inventor： 植松裕 ,  村冈谕 ,  大坂英树 ,  柴田正文 ,  福村裕佑 ,  渡边聪 ,  柿田宏 ,  出居昭男 ,  上野仁 ,  尾野孝之 ,  宫川贵志 ,  内藤伦典 ,  隅仓大志 ,  福田裕一

IPC: G06F12/06 ,  G06F12/00 ,  G11C5/00

CPC classification number: G06F3/068 ,  G06F3/0611 ,  G06F3/0629 ,  G06F13/1694 ,  G11C5/04 ,  G11C7/10

Abstract: 在将作为高速存储器的DRAM和作为比DRAM低速但却是能够大容量化的非易失性存储器的闪存搭载于DIMM时，为了使CPU存储器总线处理量最大化，而部件配置就会成为问题。因此，本公开的存储器模块(DIMM)将存储器控制器配置于靠近插口端子一侧，将作为高速存储器的DRAM配置于其背面。将作为大容量存储器的闪存配置于远离插口端子的一侧。

公开(公告)号：CN102891172A

公开(公告)日：2013-01-23

申请号：CN201210247689.9

申请日：2012-07-17

Applicant: 株式会社日立制作所

Inventor： 渡边聪 ,  白石正树 ,  铃木弘 ,  森睦宏

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/66348

Abstract: 本发明提供一种低损失、高耐压、输出电压的dV/dt的控制容易且容易制造的IGBT。其具备：第一导电型的第一半导体层；第一半导体层的表面上的第二导电型的第二半导体层；形成在第一半导体层的表面上的沟槽；第一半导体层的表面上的半导体凸部；形成在半导体凸部的表面上的第三半导体层；第三半导体层的表面上的第四半导体层；沿着沟槽的内壁设置的栅极绝缘层；沿着沟槽的内壁设置的第一层间绝缘层；隔着栅极绝缘层而与第四半导体层对置的第一导电层；第一眉间绝缘层的第二导电层；覆盖第二导电层的表面的第二层间绝缘层；形成在第三半导体层与第四半导体层的表面上且与所述第四半导体层电连接的第三导电层；将第三导电层和第三半导体层连接的触点部；形成在第二半导体层的表面上的第四导电层，半导体凸部的表面的一部分为第一半导体层。

公开(公告)号：CN102136490A

公开(公告)日：2011-07-27

申请号：CN201010580092.7

申请日：2010-12-02

Applicant: 株式会社日立制作所

Inventor： 渡边聪 ,  森睦宏 ,  新井大夏

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423 ,  H02M7/48

CPC classification number: H01L29/7395 ,  H01L21/2815 ,  H01L29/0607 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0646 ,  H01L29/0657 ,  H01L29/0847 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66348 ,  H01L29/7397

Abstract: 本发明的课题是提供一种半导体装置以及使用它的电力变换装置，能够保持低损失和高耐压，同时能够提高接通期间中的dv/dt的基于栅极驱动电路的控制性。为解决上述课题，在宽度宽的沟槽(423)的侧壁上设置栅极(401)，由此，因为栅极(401)被栅极绝缘膜(402)和成为层间膜的厚的绝缘膜(403)覆盖，所以栅极的寄生电容小，而且没有浮动p层，因此栅极的电位不变动，能够提高dv/dt的控制性，能够同时兼顾低损失和低噪声。