公开(公告)号：CN101042927A

公开(公告)日：2007-09-26

申请号：CN200710091645.0

申请日：2002-11-20

Applicant: 松下电器产业株式会社

Inventor： 广濑雅庸 ,  饭田真久 ,  大田清人

IPC: G11C7/18 ,  H01L27/108 ,  H01L23/522 ,  H01L21/8242

CPC classification number: H01L27/10882 ,  G11C7/02 ,  G11C7/18 ,  H01L23/5225 ,  H01L27/10885 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种半导体记忆装置，包括放大互补位线对的电压差的读出放大电路；构成上述读出放大电路的P沟道型或者N沟道型的配对晶体管的两个栅电极在同一活性区域中相互平行形成；上述两个栅电极的栅长被设定为上述活性区域的两端部分比中央部分长。

公开(公告)号：CN1252732C

公开(公告)日：2006-04-19

申请号：CN01131034.0

申请日：2001-09-04

Applicant: 松下电器产业株式会社

Inventor： 饭田真久 ,  大田清人 ,  山崎裕之 ,  川上博平

IPC: G11C11/407 ,  H01L27/04 ,  H01L27/108

CPC classification number: G11C7/10 ,  G11C2207/104

Abstract: 一种半导体集成电路器件，它包括：形成在P型半导体区域内的N型第1阱；多条字线；多条数据线；多个分别接在多条字线中相对应的一条上、多条数据线中相对应的一条上的存储单元在第1阱上排列而形成的矩阵状DRAM存储单元阵列；和多条数据线耦合的传感放大器的列；驱动多条字线的字线驱动器及电源电路。电源电路以自外部供来的电压为输入，将降低该电压而生成的内部电源电压供向传感放大器、字线驱动器及第1阱。

公开(公告)号：CN1527323A

公开(公告)日：2004-09-08

申请号：CN200410007488.7

申请日：2004-03-05

Applicant: 松下电器产业株式会社

Inventor： 中村敏宏 ,  大田清人 ,  饭田真久 ,  折笠宪一

IPC: G11C11/407 ,  G11C11/4074

CPC classification number: G11C5/145 ,  G11C7/12 ,  G11C11/4074 ,  G11C11/4094

Abstract: 本发明提供一种半导体存储器件及载有其和逻辑电路器件的半导体器件，可同时实现位线预充电动作的高速化以及缩小布图面积。在位线预充电电压发生装置中所包含的预充电电压激励电路(105)中，设置了起开关作用的P沟道晶体管(206、207)。这样，提高了激励的效率，减小了用于激励的电容器(200)的电容面积。

公开(公告)号：CN1342983A

公开(公告)日：2002-04-03

申请号：CN01131034.0

申请日：2001-09-04

Applicant: 松下电器产业株式会社

Inventor： 饭田真久 ,  大田清人 ,  山崎裕之 ,  川上博平

IPC: G11C11/407 ,  H01L27/04 ,  H01L27/108

CPC classification number: G11C7/10 ,  G11C2207/104

Abstract: 一种半导体集成电路器件,它包括:形成在P型半导体区域内的N型第1阱;多条字线;多条数据线;多个分别接在多条字线中相对应的一条上、多条数据线中相对应的一条上的存储单元在第1阱上排列而形成的矩阵状DRAM存储单元阵列;和多条数据线耦合的传感放大器的列;驱动多条字线的字线驱动器及电源电路。电源电路以自外部供来的电压为输入,将降低该电压而生成的内部电源电压供向传感放大器、字线驱动器及第1阱。

公开(公告)号：CN102067240A

公开(公告)日：2011-05-18

申请号：CN200980124001.4

申请日：2009-01-23

Applicant: 松下电器产业株式会社

Inventor： 中村敏宏 ,  饭田真久

IPC: G11C29/42 ,  G11C11/401 ,  G11C11/413

CPC classification number: G11C7/1006 ,  G06F11/1048 ,  G11C7/22 ,  G11C2029/0411

Abstract: 半导体存储装置具有：存储阵列、纠错电路和定时控制信号生成部，定时控制信号生成部根据第1定时控制信号来生成第2定时控制信号，该第1定时控制信号控制向上述纠错电路输入的数据交接到该纠错电路的定时，该第2定时控制信号控制从上述纠错电路输出的数据从纠错电路交接到其它电路的定时，上述定时控制信号生成部包含与上述纠错电路的至少一部分相同或对应的电路，根据使上述第1定时控制信号延迟与上述纠错电路的延迟时间对应的时间的定时，来输出上述第2定时控制信号。

公开(公告)号：CN100590732C

公开(公告)日：2010-02-17

申请号：CN200710091645.0

申请日：2002-11-20

Applicant: 松下电器产业株式会社

Inventor： 广濑雅庸 ,  饭田真久 ,  大田清人

IPC: G11C7/18 ,  H01L27/108 ,  H01L23/522 ,  H01L21/8242

CPC classification number: H01L27/10882 ,  G11C7/02 ,  G11C7/18 ,  H01L23/5225 ,  H01L27/10885 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种半导体存储装置，包括放大互补位线对的电压差的读出放大电路；构成上述读出放大电路的P沟道型或者N沟道型的配对晶体管的两个栅电极在同一活性区域中相互平行形成；上述两个栅电极的栅长被设定为上述活性区域的两端部分比中央部分长。

公开(公告)号：CN1315192C

公开(公告)日：2007-05-09

申请号：CN02152706.7

申请日：2002-11-20

Applicant: 松下电器产业株式会社

Inventor： 广濑雅庸 ,  饭田真久 ,  大田清人

IPC: H01L27/108 ,  G11C11/34

CPC classification number: H01L27/10882 ,  G11C7/02 ,  G11C7/18 ,  H01L23/5225 ,  H01L27/10885 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 单节点方式(开敞位线型)的动态型RAM中，以读出放大为中心左右配置了子阵。这个子阵拥有多数动态型储存元件。在位于读出放大列的左侧或右侧的子阵中，由同一行位线构成互补位线对。各个子阵中的各个位线之间的每一个间隔，配置着与这些位线平行且制成在同一配线层的屏蔽用的配线形式。这些配线形式设定了全电源电位等的固定电位。因此，有效地减少了相邻位线之间的生成干涉杂音。