公开(公告)号：CN1905075A

公开(公告)日：2007-01-31

申请号：CN200610106445.3

申请日：2006-07-24

Applicant: 松下电器产业株式会社

Inventor： 黑田直喜 ,  广濑雅庸

IPC: G11C17/18

CPC classification number: G11C17/12 ,  G11C2207/2227

Abstract: 本发明提供一种能够在待机时，以及动作时削减消耗电力的同时，存储器容量大规模化的半导体存储器件。存储单元排列(110)，以相对于相互相邻的两行存储单元一个的比例，设置源极线(SN0～SNk)。再有，对应于各源极线设置向各源极线提供比接地电位高而比电源电位低的源极偏压电位的源极偏压控制电路(121)。由源极偏压控制电路(121)，在待机期间，控制各源极线为被提供给上述源极偏压电位的状态的同时，在有效期间，控制与读出对象的存储单元非连接的源极线为被提供给上述源极偏压电位的状态。

公开(公告)号：CN1423335A

公开(公告)日：2003-06-11

申请号：CN02152706.7

申请日：2002-11-20

Applicant: 松下电器产业株式会社

Inventor： 广濑雅庸 ,  饭田真久 ,  大田清人

IPC: H01L27/108 ,  G11C11/34

CPC classification number: H01L27/10882 ,  G11C7/02 ,  G11C7/18 ,  H01L23/5225 ,  H01L27/10885 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 单节点方式(开敞位线型)的动态型RAM中,以读出放大为中心左右配置了子阵。这个子阵拥有多数动态型储存元件。在位于读出放大列的左侧或右侧的子阵中,由同一行位线构成互补位线对。各个子阵中的各个位线之间的每一个间隔,配置着与这些位线平行且制成在同一配线层的屏蔽用的配线形式。这些配线形式设定了全电源电位等的固定电位。因此,有效地减少了相邻位线之间的生成干涉杂音。

公开(公告)号：CN101404183B

公开(公告)日：2014-03-05

申请号：CN200810168949.7

申请日：2008-09-26

Applicant: 松下电器产业株式会社

Inventor： 广濑雅庸 ,  饭田真久

IPC: G11C29/42

CPC classification number: G11C7/1006 ,  G06F11/1048 ,  G11C5/025 ,  G11C7/1012 ,  G11C7/1051 ,  G11C7/106 ,  G11C29/70 ,  G11C2029/0411

Abstract: 在半导体存储装置中，相对于与字线正交的方向形成的数据线，在沿数据线的延伸方向上，列状地邻接配置数据锁存器(300)、多路转换器(601、602)、ECC电路部(401)、输入输出电路部(500)，以位片状地形成数据总线系统的布局。进而，为了使各比特的延迟时间均一化，均等地分散配置奇偶校验位。在搭载了ECC功能的比特宽度宽广的存储器装置中，带来从存储器阵列部到电路的数据总线的布线布局及延迟时间的增大。另外，加大ECC电路的处理比特宽度后，由于电路级数的增加，存取性能恶化，布局的面积也增大。

公开(公告)号：CN100373501C

公开(公告)日：2008-03-05

申请号：CN200310123125.5

申请日：2003-12-19

Applicant: 松下电器产业株式会社

Inventor： 山崎裕之 ,  广濑雅庸

IPC: G11C11/407 ,  H01L27/108

Abstract: 一种半导体存储装置，在用存取Tr(103)及单元电容器(104)构成的DRAM存储单元中，存取Tr(103)及单元电容器(104)使用耗尽型MOSFET；与过去相比，可扩大动作余量，需要的电源数亦可比过去减少。从而可提供一种电源电压即使低电压化亦可动作，可用简单构成实现，且容易用逻辑加工形成的半导体存储装置。