公开(公告)号：CN101728358B

公开(公告)日：2013-01-23

申请号：CN200910141770.7

申请日：2009-05-21

Applicant: 日立电线株式会社

Inventor： 辰巳宪之 ,  外木达也

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76867 ,  H01L21/76841 ,  H01L29/458

Abstract: 本发明提供可获得对硅的欧姆接合的同时、抑制元素向硅中的扩散的配线结构及配线结构的制造方法。本发明的配线结构(1a)，其具有硅层(10)、和设置于硅层(10)上的、由添加了镍(Ni)的铜合金构成的衬底层(20)、和设置于衬底层(20)上的铜层(30)，使Ni在包含硅层(10)和衬底层(20)之间的界面在内的区域富集，由此形成具有导电性的扩散阻挡层(25)。

公开(公告)号：CN101866879A

公开(公告)日：2010-10-20

申请号：CN201010154392.9

申请日：2010-04-08

Applicant: 日立电线株式会社

Inventor： 辰巳宪之

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/53238 ,  H01L21/76864 ,  H01L21/76867 ,  H01L27/124 ,  H01L29/458 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供制造成本低的配线结构的制造方法及配线结构。本发明的配线结构的制造方法，包括：准备基板(10)的基板准备工序；在基板(10)上形成半导体层的半导体层形成工序；在半导体层上形成包含掺杂剂的含掺杂剂半导体层的含掺杂剂半导体层形成工序；通过在包含水分子的氧化性气体氛围中加热含掺杂剂半导体层的表面而在含掺杂剂半导体层的表面形成氧化层的氧化层形成工序；在氧化层上形成合金层的合金层形成工序；以及在合金层上形成配线层的配线层形成工序。

公开(公告)号：CN101728358A

公开(公告)日：2010-06-09

申请号：CN200910141770.7

申请日：2009-05-21

Applicant: 日立电线株式会社

Inventor： 辰巳宪之 ,  外木达也

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76867 ,  H01L21/76841 ,  H01L29/458

Abstract: 本发明提供可获得对硅的欧姆接合的同时、抑制元素向硅中的扩散的配线结构及配线结构的制造方法。本发明的配线结构(1a)，其具有硅层(10)、和设置于硅层(10)上的、由添加了镍(Ni)的铜合金构成的衬底层(20)、和设置于衬底层(20)上的铜层(30)，使Ni在包含硅层(10)和衬底层(20)之间的界面在内的区域富集，由此形成具有导电性的扩散阻挡层(25)。