-
公开(公告)号:CN1291520C
公开(公告)日:2006-12-20
申请号:CN02149508.4
申请日:2002-10-03
Abstract: 谐振电极(16)有短路端元件(18),它设置在介质衬底(14)中大致垂直中心平面上,例如,第5介质层(S5)的主表面上,具有连接到设置在介质衬底(14)侧面上的接地电极(12c)的短路端;第1开口端元件(20),设置在介质衬底(14)中面对设置在介质衬底(14)的上表面上的接地电极(12a)的平面上,例如第2介质(S2)的主表面上;第2开口端元件(22),设置在介质衬底(14)中面对设置在介质衬底(14)的下表面附近的接地电极(12b)的平面上,例如第8介质层(S8)的主表面上。
-
公开(公告)号:CN103168355B
公开(公告)日:2017-04-05
申请号:CN201180016931.5
申请日:2011-10-12
Applicant: 日本碍子株式会社
CPC classification number: H01L23/13 , H01L23/057 , H01L23/24 , H01L23/36 , H01L23/49827 , H01L24/32 , H01L24/33 , H01L25/0655 , H01L25/07 , H01L25/18 , H01L2224/32227 , H01L2224/32237 , H01L2224/32238 , H01L2224/32245 , H01L2224/33181 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
Abstract: 在通过向功率电路上层叠驱动电路等外围电路而要实现小型轻量化、低电涌化及低损失化的大容量模块中,减少如下问题:因配设在功率电路上的功率半导体元件的端子与外围电路的电极的对位不充分而引起的功率半导体元件的端子与外围电路的电极的接合部中的电阻增大或在相邻的接合部之间的绝缘耐压降低等问题。在外围电路基板的表面设置台阶,通过该台阶与功率半导体元件的侧面接触,在功率电路与外围电路层叠时更准确地进行外围电路基板的电极与功率半导体元件的端子的对位,由此减少上述问题。
-
公开(公告)号:CN102640351B
公开(公告)日:2015-07-08
申请号:CN201080054960.6
申请日:2010-10-22
Applicant: 日本碍子株式会社
IPC: H01P5/18
CPC classification number: H01P5/185
Abstract: 定向耦合器(10A)包括:表面至少形成输入端子(18)和输出端子(20)的介电体基板(12);形成于所述介电体基板(12)内、配置于所述输入端子(18)和所述输出端子(20)之间的主线路(14);形成于所述介电体基板(12)内、且一端电连接有第1终端电阻(28a)、用于监测通过所述输入端子(18)输入的输入信号(Si)的电平的第1耦合线路(16a);形成于所述介电体基板(12)内、且一端电连接有第2终端电阻(28b)、用于监测通过所述输出端子(20)输入的反射信号(Sr)的电平的第2耦合线路(16b)。
-
公开(公告)号:CN100487975C
公开(公告)日:2009-05-13
申请号:CN02159397.3
申请日:2002-12-27
IPC: H01P1/203
Abstract: 本发明提供一种介电体滤波器,其包括:通过叠置多个介电层形成的介电衬底(12);在所述介电衬底(12)中的谐振电极(14A,14B,14C,16A,16B,16C),每个所述谐振电极(14A,14B,14C,16A,16B,16C)具有根据其部分而改变的有效介电常数;多个内层接地电极(22A,22B,24A,24B);其中,每个所述谐振电极(14A,14B,14C,16A,16B,16C)的开路端沿所述介电层的叠置方向插入在所述介电层之间,被插入在所述多个内层接地电极(22A,22B,24A,24B)之间的所述介电层中的至少一个所述介电层的介电常数大于其它任何所述介电层的介电常数。
-
公开(公告)号:CN1433105A
公开(公告)日:2003-07-30
申请号:CN02159802.9
申请日:2002-12-27
Abstract: 一种天线装置(10A),其包括天线单元(22)和滤波器(26),该天线单元具有形成在由多个层叠和烧结板状的介电层而构造成的介电衬底(12)上的天线图案(20),该滤波器具有在介电衬底(12)内形成的两个或多个谐振器(24A,24B)。天线单元(22)和滤波器(26)整体地形成。天线装置(10A)具有通孔(50),其从第二输入/输出电极(30)向天线图案(20)的电源部分(32)附近的位置延伸,并且在通孔(50)的端部形成电极(52),以用于在电极(52)和天线图案的电源部分之间形成电容(C5)。电容(C5)的值使得天线单元的天线图案与谐振器一起构造成一滤波器。
-
公开(公告)号:CN1374755A
公开(公告)日:2002-10-16
申请号:CN02106959.X
申请日:2002-03-05
IPC: H03H9/00
CPC classification number: H01P1/20345 , H01P7/084
Abstract: 本发明旨在抑制因谐振电极与内层接地电极重叠状态偏移而导致的特性变动,提高层叠型介质滤波器等的成品率并使之小型化。在位于谐振电极16与一侧的内层接地电极18之间的介质层内,谐振电极16的开路端部分与一侧的内层接地电极18之间的重叠部分22中有一部分被设为空间24;在位于谐振电极16与另一侧的内层接地电极20之间的介质层内,谐振电极16的开路端部分与另一侧的内层接地电极20之间的重叠部分26中有一部分被设为空间28;而且,在空间24与28内分别充填其介电常数高于所述介质层的介电常数的高介电常数材料30。
-
公开(公告)号:CN102986138B
公开(公告)日:2015-07-01
申请号:CN201180034330.7
申请日:2011-05-16
Applicant: 日本碍子株式会社
CPC classification number: H03H7/38 , H01F17/02 , H01F2017/0026
Abstract: 本发明的目的在于提供品质的偏差小、具有大电流耐受性的小型阻抗匹配元件。上述目的通过如下阻抗匹配元件来实现,所述阻抗匹配元件具备:布线部,其含有在第1电介质材料D1的内部埋设或在其表面形成的布线用导体图案;电感器部L4以及L5或电容器部C1中的任一方或者双方,所述电感器部L4以及L5含有在前述第1电介质材料D1的内部埋设或在其表面形成的电感器用导体图案,所述电容器部C1含有至少一对电容器用导体图案CC1和介于该成对电容器用导体图案之间的具有高于第1电介质材料D1的介电常数的第2电介质材料D2,前述布线用导体图案以及电感器用导体图案的厚度为20μm以上。
-
公开(公告)号:CN102577104A
公开(公告)日:2012-07-11
申请号:CN201080047831.4
申请日:2010-09-15
Applicant: 日本碍子株式会社
CPC classification number: H03F1/0288 , H01P5/12 , H01P5/187 , H03F3/602 , H03F2200/204
Abstract: 多赫蒂放大器用合成器(10A)在一个介电体基板(42)具有:载波侧输入端子(26);峰值侧输入端子(28);输出端子(30);载波放大器(12)的输出和峰值放大器(14)的输出的合成点(32);连接于载波侧输入端子(26)和合成点(32)之间的第1λ/4线路(34A);连接于合成点(32)和输出端子(30)之间的第2λ/4线路(34B);第1定向耦合器(40A)。第1定向耦合器(40A)具有与第1λ/4线路(34A)和第2λ/4线路(34B)中作为监测对象的λ/4线路电磁耦合的第3λ/4线路(34C)。
-
公开(公告)号:CN1225056C
公开(公告)日:2005-10-26
申请号:CN03103465.9
申请日:2003-01-27
Applicant: 日本碍子株式会社
CPC classification number: H01P1/20345
Abstract: 一种介质滤波器(50)包括由多个介质层形成的介质基体(14),介质层经层叠、烧结形成一个整体。接地电极(12a,12b)在介质基体(14)的两个主表面上形成。两组谐振器(10A,10B)设置在介质基体上。滤波器应满足关系式0.03<Lb/La<0.5,假定La表示在介质基体(14)的上下表面形成的接地电极(12a,12b)之间的距离;Lb表示第一层谐振电极(16A)的短路端部到第三层谐振电极(20A)的短路端部之间的距离。
-
公开(公告)号:CN1434542A
公开(公告)日:2003-08-06
申请号:CN03103465.9
申请日:2003-01-27
Applicant: 日本碍子株式会社
CPC classification number: H01P1/20345
Abstract: 一种介质滤波器(50)包括由多个介质层形成的介质基体(14),介质层经层叠、烧结、形成一个整体。接地电极(12a,12b)在介质基体(14)的两个主表面上形成。两组谐振器(10A,10B)设置在介质基体上。滤波器应满足关系式0.03
-
-
-
-
-
-
-
-
-