-
公开(公告)号:CN113193940B
公开(公告)日:2023-02-28
申请号:CN202110445811.2
申请日:2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: H04L1/00 , H04L41/0654 , H04L67/1095 , H04L67/141
Abstract: 本发明公开了一种基于信用同步的信用回馈方法及装置,包括获取收发双方的响应等待时间,判断所述响应等待时间是否超过复位等待阈值;当所述响应等待时间超过复位等待阈值时,通过信用同步机制完成首次双边信用匹配,实现双边信用同步;在完成首次双边信用匹配之后,在持续运行时间段内定时进行信用巡检;其中,收发双方的响应等待时间为无可用信用时的等待时长。本发明通过特定数据链路包交互,实现双边性同步,可以有效避免单芯片初始化导致网络层数据包丢弃问题,同时也能解决运行过程中因为各种原因导致信用坍缩恢复等问题。
-
公开(公告)号:CN110519174B
公开(公告)日:2021-10-29
申请号:CN201910869890.2
申请日:2019-09-16
Applicant: 无锡江南计算技术研究所
IPC: H04L12/771 , H04Q1/02
Abstract: 本发明公开了一种面向高阶路由器芯片的高效并行管理方法及架构,包括:将路由器的端口分为多个组别;管理请求下发时,由总管部件将管理请求并行推送至各个组别,然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口;管理应答返回时,由各个组别按端口顺序收集其组别内各个端口的管理应答,然后各个组别按照其组别顺序将其收集的所有管理应答返回至总管部件。本发明能够硬件实现同时对多个端口维护管理,能够节省大量交互时间,有效提高片上维护管理效率。
-
公开(公告)号:CN110912765B
公开(公告)日:2021-08-10
申请号:CN201910862946.1
申请日:2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H04L12/26 , H04L12/721 , H04L12/773
Abstract: 一种面向高阶路由器芯片的嵌入式功能自测试方法及装置,属于高性能计算机体系结构技术领域。本发明的方法包括:通过源路由器芯片的网络管理端口发送自测试包至网络上;自测试包根据设定的路径信息或者目标信息在网络上传输;通过目标路由器芯片的网络管理端口接收自测试包,并对自测试包进行合法性和完备性检查。本发明的装置设于路由器芯片的网络管理端口,包括自测试包组包模块,用于生成自测试包,并将自测试包发送至网络上;自测试包接收检测模块,用于接收自测试包,并对自测试包进行合法性和完备性检查。本发明简洁高效,能够在占用路由器芯片面积尽可能小的情况下实现对路由器功能的测试。
-
公开(公告)号:CN113193940A
公开(公告)日:2021-07-30
申请号:CN202110445811.2
申请日:2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种基于信用同步的信用回馈方法及装置,包括获取收发双方的响应等待时间,判断所述响应等待时间是否超过复位等待阈值;当所述响应等待时间超过复位等待阈值时,通过信用同步机制完成首次双边信用匹配,实现双边信用同步;在完成首次双边信用匹配之后,在持续运行时间段内定时进行信用巡检;其中,收发双方的响应等待时间为无可用信用时的等待时长。本发明通过特定数据链路包交互,实现双边性同步,可以有效避免单芯片初始化导致网络层数据包丢弃问题,同时也能解决运行过程中因为各种原因导致信用坍缩恢复等问题。
-
公开(公告)号:CN110719193B
公开(公告)日:2021-02-02
申请号:CN201910862750.2
申请日:2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H04L12/24 , H04L12/707
Abstract: 一种面向高性能计算的高可靠泛树网络拓扑方法及结构,属于高性能计算机网络技术领域。本发明的方法包括:利用多端口的路由器交换芯片,构建多层胖树网络结构;根据需要,对同一层的路由器交换芯片进行端口直连。本发明的结构包括由多个多端口的路由器构建的多层胖树网络结构,至少一层上的多个路由器的交换芯片端口直连。本发明能够有效避免普通树形网络下行路径无法容错的问题,从而提升网络的可靠性。
-
公开(公告)号:CN103036818A
公开(公告)日:2013-04-10
申请号:CN201110300240.X
申请日:2011-09-30
Applicant: 无锡江南计算技术研究所
IPC: H04L12/937 , H04L12/863
Abstract: 一种片上网络及其通信控制器。所述片上网络的通信控制器包括至少一个仲裁模块以及至少一个通路选择模块,所述仲裁模块用于对源方片上处理器发送的控制队列中的控制信息进行仲裁,以产生仲裁结果;所述通路选择模块用于在接收到所述仲裁结果后,打开源方片上处理器与目标方片上处理器之间的信息通路;其中,发送控制信息的片上处理器为源方片上处理器,接收数据信息的片上处理器为目标方片上处理器。本发明有效地提高了片上网络的数据传输效率,实现了数据信息的流水传输,并且不需要设置对数据信息进行缓存的存储器,因而减小了芯片的面积,降低了片上网络数据传输的硬件代价。
-
-
-
-
-