基于嵌入式加速核心的独立显卡架构

    公开(公告)号:CN102880587A

    公开(公告)日:2013-01-16

    申请号:CN201210380598.2

    申请日:2012-10-09

    Abstract: 一种基于嵌入式加速核心的独立显卡架构包括加速部件、互连总线和传输部件。显示控制器用于将显示存储器中像素数据输出至显示装置;图形处理器用于对图形类任务进行加速;视频加速器用于对视频和图像数据进行编解码操作。IO配置总线用于转发外部访问各部件的IO请求,以及对显示存储器数据的直接访问;数据传输总线用于转发各部件对主存储器数据的直接访问请求。接口转换器用于实现独立显卡内总线协议与独立显卡外系统接口的协议转换;直接存储访问控制器用于实现主存储器和显示存储器之间数据批量传输;存储控制器用于管理各部件对显示存储器数据的访问;路由部件分别用于将数据访问请求路由至所述显示存储器和所述主存储器。

    一种多端口设备控制器加解密调度控制方法

    公开(公告)号:CN105426793B

    公开(公告)日:2018-02-06

    申请号:CN201510788566.X

    申请日:2015-11-17

    Abstract: 本发明提供了一种多端口设备控制器加解密调度控制方法。使用具有第一主接口和第二主接口以及第一从接口和第二从接口的局部总线作为设备控制器与主机之间的数据路由开关设备;而且,针对每个端口配置的普通模式和加密模式来分别配置数据传输请求的不同的总线请求路由。使得端口的普通模式下的数据传输请求仅从局部总线的第一主接口发出,并且固定路由到局部总线的第一从接口。使得端口的加密模式下的从局部总线的第一主接口发出的数据传输请求经过加密逻辑路由到局部总线的第二从接口;使得端口的加密模式下的从局部总线的第二主接口发出的数据传输请求经过加密逻辑路由到局部总线的第一从接口。

    一种多端口设备控制器加解密调度控制方法

    公开(公告)号:CN105426793A

    公开(公告)日:2016-03-23

    申请号:CN201510788566.X

    申请日:2015-11-17

    CPC classification number: G06F21/85 G06F2221/2125

    Abstract: 本发明提供了一种多端口设备控制器加解密调度控制方法。使用具有第一主接口和第二主接口以及第一从接口和第二从接口的局部总线作为设备控制器与主机之间的数据路由开关设备;而且,针对每个端口配置的普通模式和加密模式来分别配置数据传输请求的不同的总线请求路由。使得端口的普通模式下的数据传输请求仅从局部总线的第一主接口发出,并且固定路由到局部总线的第一从接口。使得端口的加密模式下的从局部总线的第一主接口发出的数据传输请求经过加密逻辑路由到局部总线的第二从接口;使得端口的加密模式下的从局部总线的第二主接口发出的数据传输请求经过加密逻辑路由到局部总线的第一从接口。

    支持双模式的消息引擎及消息传输方法

    公开(公告)号:CN102035791B

    公开(公告)日:2014-12-24

    申请号:CN200910057962.X

    申请日:2009-09-28

    Abstract: 一种消息传输方法及装置、消息发送及接收装置。所述消息传输方法包括:基于消息发送/接收模式分别配置消息传输的源节点、目标节点的通信协议;当消息传输的源节点和消息传输网络的通信协议不相同时,将消息拆包解析,以消息传输网络对应的通信协议格式重新组包后发送至消息传输网络;当消息传输的消息传输网络和目标节点的通信协议不相同时,将消息拆包解析,以消息传输的目标节点对应的通信协议格式重新组包后发送至目标节点。所述消息传输方法及装置、消息发送及接收装置支持自定义协议和例如PCI-X等标准协议,使得不同通信协议的节点均可通过统一的定制网络进行高效通信,提高了通信功能集成度,缩减了研发及使用成本。

Patent Agency Ranking