-
公开(公告)号：CN1671037A
公开(公告)日：2005-09-21
申请号：CN200510056939.0
申请日：2005-03-23
Applicant: 威盛电子股份有限公司
CPC classification number: H03L7/10 , H03B5/1212 , H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B2201/0266 , H03C3/0958 , H03J5/244 , H03L7/099 , H03L2207/06
Abstract: 本发明涉及一种对称化压控振荡器系统，该系统包括一频率调谐电路，包括一个或一个以上可变电容以接收一先已决定的调谐信号，及一用以改变该可变电容的电容值的频率调谐偏压信号；一调变电路，与包含一个或一个以上可变电容的频率调谐电路并接，用以调变一个或一个以上输出；以及一核心电路，与调谐电路和调变电路并接，用以提供一振荡机制；其中核心电路具一电感模块，与频率调谐电路和调变电路以并联方式耦接；且其中本发明对称化压控振荡器系统的电路组成皆是对称设置，以增加其振荡效率，且可变电容皆被调谐，以便在一输出频率传送输出。
-
公开(公告)号：CN1571154A
公开(公告)日：2005-01-26
申请号：CN200410044550.X
申请日：2004-05-13
Applicant: 威盛电子股份有限公司
Abstract: 本发明提供一种静电放电保护电路，其包含一半导体衬底、三设置于该半导体衬底上的第一、第二及第三P型阱，该第一P型阱上设置有一第一P+渗杂区及一第一N+渗杂区，该第一P+渗杂区及该第一N+渗杂区接地，该第二P型阱上设置有一第二P+渗杂区及一第二N+渗杂区，该第二P+渗杂区及该第二N+渗杂区连接于电源供应电压VDD，该第三P型阱上设置有一第三N+渗杂区、一第三P+渗杂区、及一第四N+渗杂区，该第三N+渗杂区、该第三P+渗杂区及第四N+渗杂区用来输出入信号。
-
公开(公告)号：CN103383676B
公开(公告)日：2016-07-20
申请号：CN201310269066.6
申请日：2013-06-28
Applicant: 威盛电子股份有限公司
IPC: G06F13/38
CPC classification number: G06F13/4282 , G06F13/4027 , G06F13/4063 , G06F2213/0016 , G06F2213/4004 , G11C7/1072
Abstract: 一种集线器装置以及用以初始化集线器装置的方法。该集线器装置，包括第一芯片、第二芯片以及外部存储器装置。第一芯片包括至少一第一向上端口与多个第一向下端口。第二芯片包括至少一第二向上端口与多个第二向下端口。外部存储器装置储存第一芯片所对应的固件数据以及第二芯片所对应的固件数据。第一芯片的第一向下端口的一耦接至第二芯片的第二向上端口，以形成一阶梯式集线器。第一芯片与第二芯片依序被致能，且该第一芯片以及该第二芯片依序载入对应的固件数据。
-
公开(公告)号：CN103383676A
公开(公告)日：2013-11-06
申请号：CN201310269066.6
申请日：2013-06-28
Applicant: 威盛电子股份有限公司
IPC: G06F13/38
CPC classification number: G06F13/4282 , G06F13/4027 , G06F13/4063 , G06F2213/0016 , G06F2213/4004 , G11C7/1072
Abstract: 一种集线器装置以及用以初始化集线器装置的方法。该集线器装置，包括第一芯片、第二芯片以及外部存储器装置。第一芯片包括至少一第一向上端口与多个第一向下端口。第二芯片包括至少一第二向上端口与多个第二向下端口。外部存储器装置储存第一芯片所对应的固件数据以及第二芯片所对应的固件数据。第一芯片的第一向下端口的一耦接至第二芯片的第二向上端口，以形成一阶梯式集线器。第一芯片与第二芯片依序被致能，且该第一芯片以及该第二芯片依序载入对应的固件数据。
-
公开(公告)号：CN100461618C
公开(公告)日：2009-02-11
申请号：CN200510056939.0
申请日：2005-03-23
Applicant: 威盛电子股份有限公司
CPC classification number: H03L7/10 , H03B5/1212 , H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B2201/0266 , H03C3/0958 , H03J5/244 , H03L7/099 , H03L2207/06
Abstract: 本发明涉及一种对称化压控振荡器系统，该系统包括一频率调谐电路，包括一个或一个以上可变电容以接收一先已决定的调谐信号，及一用以改变该可变电容的电容值的频率调谐偏压信号；一调变电路，与包含一个或一个以上可变电容的频率调谐电路并接，用以调变一个或一个以上输出；以及一核心电路，与调谐电路和调变电路并接，用以提供一振荡机制；其中核心电路具一电感模块，与频率调谐电路和调变电路以并联方式耦接；且其中本发明对称化压控振荡器系统的电路组成皆是对称设置，以增加其振荡效率，且可变电容皆被调谐，以便在一输出频率传送输出。
-
Patent Agency Ranking
公开(公告)号：CN1929132A
公开(公告)日：2007-03-14
申请号：CN200610141122.8
申请日：2006-10-11
Applicant: 威盛电子股份有限公司
IPC: H01L25/00 , H01L25/16 , H01L23/488 , H05K1/18
CPC classification number: H01L2224/48091 , H01L2224/73204 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供一种电子装置，其包括一基频模块、一射频模块、至少一电性连接元件、一第一通讯组件与一第二通讯组件。其中基频模块经由这些电性连接元件而电性连接至射频模块，而第一通讯组件设置于基频模块上，且第二通讯组件设置于射频模块上。本发明所述的电子装置的体积较小且元件配置密度可较高。
-
公开(公告)号：CN1571156A
公开(公告)日：2005-01-26
申请号：CN200410044553.3
申请日：2004-05-13
Applicant: 威盛电子股份有限公司
Abstract: 本发明提供一种静电放电保护电路，其包含一半导体衬底、三设置于该半导体衬底上的第一、第二及第三P型阱，该第一P型阱上设置有一第一P+渗杂区及一第一N+渗杂区，该第一P+渗杂区及该第一N+渗杂区接地，该第二P型阱上设置有一第二P+渗杂区及一第二N+渗杂区，该第二P+渗杂区及该第二N+渗杂区连接于电源供应电压VDD，该第三P型阱上设置有一第三N+渗杂区、一第三P+渗杂区、及一第四N+渗杂区，该第三N+渗杂区、该第三P+渗杂区及第四N+渗杂区用来输出入信号。
-
公开(公告)号：CN1929131A
公开(公告)日：2007-03-14
申请号：CN200610141121.3
申请日：2006-10-11
Applicant: 威盛电子股份有限公司
IPC: H01L25/00 , H01L25/16 , H01L23/488 , H05K1/18
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00
Abstract: 本发明提供一种电子装置，其包括一第一基板、一基频元件、一射频模块以及至少一第一电性连接元件。其中基频元件电性连接至第一基板上，而射频模块经由这些第一电性连接元件而电性连接至第一基板。本发明所述的电子装置的体积较小且元件配置密度可较高。
-
公开(公告)号：CN2906928Y
公开(公告)日：2007-05-30
申请号：CN200520037729.2
申请日：2005-12-28
Applicant: 威盛电子股份有限公司
Abstract: 一种集成电路芯片包括至少一输入垫，至少一内部电路以及一静电防护电路。静电防护电路被耦合在输入垫与内部电路之间，静电防护电路包括一静电防护元件、一第一导电层及一第二导电层；第一导电层被设置在静电防护元件上并与静电防护元件电连接；第二导电层被设置在第一导电层上并与第一导电层及输入垫电连接，且第二导电层的长度或投影面积分别不大于第一导电层的长度或投影面积。
-
公开(公告)号：CN2672876Y
公开(公告)日：2005-01-19
申请号：CN03275853.7
申请日：2003-07-28
Applicant: 威盛电子股份有限公司
Abstract: 本实用新型公开了一种接地屏蔽结构适用于一电路结构，此接地屏蔽结构具有许多接地单元，其以周期性及紧密互补的方式排列于一接地面，故可利用这些接地单元之间的间隙来阻绝电感电流于接地屏蔽结构上相对产生的涡流，并可增加慢波因子，使得波走得较慢，因而缩小电路布局所需的面积。此外，此接地屏蔽结构更可降低电路结构之内部线路的能量损耗，且增加接地屏蔽结构的单位面积的电感值及电容值。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.028 seconds)
