-
公开(公告)号：CN107797788B
公开(公告)日：2021-02-12
申请号：CN201711071845.X
申请日：2017-11-03
Applicant: 大唐微电子技术有限公司
IPC: G06F7/58
Abstract: 本发明公开了一种随机数发生装置、真随机数发生器及系统级芯片，包括：时钟信号生成模块，用于生成频率相同且相位相反的两个低频的时钟信号；时钟信号处理模块，包括检测模块、分频模块和输出模块；检测模块，用于检测生成的两个时钟信号是否异常；分频模块，用于对来自时钟树的时钟信号进行分频，得到频率相同且相位相反的两个时钟信号；输出模块，用于在检测出生成的两个时钟信号未异常时，输出生成的两个时钟信号，在检测出生成的两个时钟信号异常时，输出分频得到的两个时钟信号；还包括：随机数生成模块，用于根据输出模块输出的两个时钟信号生成随机数。从本发明实施例可见，降低了产生的随机数是可预测性的概率。
-
公开(公告)号：CN106067763B
公开(公告)日：2019-04-19
申请号：CN201610461182.1
申请日：2016-06-22
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
IPC: H03B5/12
Abstract: 本发明实施方式提供一种混沌振荡器及电流处理方法，其中，所述混沌振荡器包括预设数量的混沌延时单元，所述预设数量的混沌延时单元依次级联并构成封闭回路，所述混沌延时单元包括乘法器电路、第一分支电路、第二分支电路以及吸引盆电路。本发明实施方式提供的一种混沌振荡器及电流处理方法，符合能够集成、具备高速率的混沌振荡器的要求。
-
公开(公告)号：CN105161137B
公开(公告)日：2019-04-19
申请号：CN201510536361.2
申请日：2015-08-27
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
IPC: G11C29/42
Abstract: 本发明公开了一种MLC架构中Nand Flash控制器NFC电路实现装置，所述NFC中内嵌纠错能力可配的错误检查和纠正ECC模块；所述ECC模块包括ECC_Enc_Sx模块、DeCodeBM模块、DeCodeChien模块、DeCodeCor模块和ECC_Flow_Ctrl模块，其中，ECC_Enc_Sx模块，用于对接收到的数据进行编码求得码字，并根据接收到的系统码计算校正子；DeCodeBM模块，用于根据校正子求解关键方程，并根据关键方程求得错误位置多项式；DeCodeChien模块，用于根据错误位置多项式，确定错误位置；DeCodeCor模块，用于根据错误位置，进行对应数据的纠错；ECC_Flow_Ctrl模块，用于控制其它模块。通过本发明，能够实现MLC架构中Nand Flash控制器的高性能和高兼容性的ECC设计。
-
公开(公告)号：CN107797788A
公开(公告)日：2018-03-13
申请号：CN201711071845.X
申请日：2017-11-03
Applicant: 大唐微电子技术有限公司
IPC: G06F7/58
CPC classification number: G06F7/588
Abstract: 本发明公开了一种随机数发生装置、真随机数发生器及系统级芯片，包括：时钟信号生成模块，用于生成频率相同且相位相反的两个低频的时钟信号；时钟信号处理模块，包括检测模块、分频模块和输出模块；检测模块，用于检测生成的两个时钟信号是否异常；分频模块，用于对来自时钟树的时钟信号进行分频，得到频率相同且相位相反的两个时钟信号；输出模块，用于在检测出生成的两个时钟信号未异常时，输出生成的两个时钟信号，在检测出生成的两个时钟信号异常时，输出分频得到的两个时钟信号；还包括：随机数生成模块，用于根据输出模块输出的两个时钟信号生成随机数。从本发明实施例可见，降低了产生的随机数是可预测性的概率。
-
公开(公告)号：CN104598199A
公开(公告)日：2015-05-06
申请号：CN201510006990.4
申请日：2015-01-07
Applicant: 大唐微电子技术有限公司
IPC: G06F7/72
Abstract: 本发明公开了一种用于智能卡的Montgomery模乘器的数据处理方法及系统，包括：通过4s2+7s次乘法运算获得Montgomery模乘器的运算结果的低位2s个字；采用32x32位的乘法器分别计算出axb和mxn的w位结果；通过4s2-4s次乘法运算获得Montgomery模乘器的运算结果的高位2s个字；采用32x32位的乘法器分别计算出axb和mxn的w位结果。通过本发明的方案，能够在硬件规模和功耗基本不变的情况下，使算法执行速度大幅提高。
-
Patent Agency Ranking
公开(公告)号：CN102819282A
公开(公告)日：2012-12-12
申请号：CN201210262622.2
申请日：2012-07-26
Applicant: 大唐微电子技术有限公司
IPC: G06F1/04
Abstract: 本发明披露了一种时钟恢复电路装置及相应的方法，其中该装置包括：数据预处理电路将接收到的数据流信号转换为标准的数字信号，并输出给时钟恢复电路；时钟恢复电路通过振荡器产生时钟信号，从标准的数字信号中获取频率信息，由获取的实际频率和目标频率的差异获取控制信号，根据该控制信号将时钟信号校准到满足要求的精度范围内；控制电路开启和关闭时钟恢复电路的校准过程，并配置时钟恢复相应的参数。本发明能够使本地时钟的频率和精度达到解码数据流所需要的精度要求。
-
公开(公告)号：CN1567362A
公开(公告)日：2005-01-19
申请号：CN03137511.1
申请日：2003-06-10
Applicant: 大唐微电子技术有限公司
IPC: G06K19/07
Abstract: 公开了一种具有动态划分多逻辑分区及存储器访问控制功能的IC智能卡及其实现方法。该IC智能卡包括微处理器、存储器组和串行I/O接口电路。其中存储器组采用混合存储器结构，包括可编程非易失性存储器，其中可编程非易失性存储器作为动态划分存储器，在逻辑上可划分为多个逻辑分区。在微处理器内增加存储器动态划分寄存器MAR，用于在其中动态设置可编程非易失性存储器中各逻辑分区的大小；在微处理器与存储器组之间加入存储器管理模块，用于将可编程非易失性存储器动态划分为多个逻辑分区并且进行相应的存储器访问权限控制。
-
公开(公告)号：CN1492316A
公开(公告)日：2004-04-28
申请号：CN03156754.1
申请日：2003-09-09
Applicant: 大唐微电子技术有限公司
IPC: G06F7/38
Abstract: 本发明公开一种蒙格玛丽模乘算法及其采用该算法的模乘、模幂运算电路，本发明模乘算法在现有多精度CIOS算法的基础上作了改进，将两次内循环改为一次，并减少了访问外部变量的次数；本发明模乘运算电路，由加法、乘法、地址、循环运算模块，数据寄存器、逻辑控制模块、内部线路及一些特殊功能模块组成，顺序执行本发明算法的运算，减少了所需的操作步，从而提高了运算速度，同时可以对运算数据的长度进行设定；本发明模幂运算电路，由上述模乘运算电路和CPU、系统RAM组成，由CPU控制完成多次模乘运算，在两次模乘运算间，采用动态数据地址指针技术修改模乘运算电路中的基址，大大加快了模幂运算的速度。
-
公开(公告)号：CN111813432B
公开(公告)日：2024-10-08
申请号：CN202010485275.4
申请日：2020-06-01
Applicant: 大唐微电子技术有限公司
Abstract: 本发明公开了一种现场可编程门阵列FPGA配置升级方法，包括：FPGA加载非易失性存储器FLASH的第一存储区所包含的自动装载逻辑数据；执行所述自动装载逻辑数据，对所述FLASH的第二存储区进行数据擦除后，获取新的应用配置数据；将所述新的应用配置数据写入所述FLASH的第二存储区。本发明还公开了一种现场可编程门阵列FPGA平台。
-
公开(公告)号：CN107991572B
公开(公告)日：2020-04-03
申请号：CN201711004055.X
申请日：2017-10-24
Applicant: 大唐微电子技术有限公司
Abstract: 本申请公开了一种芯片顶层覆盖完整性保护方法及装置，应用于物理层保护电路，物理层保护电路被分为n组，每组m条金属线，包括：产生一组随机二进制数并输入到每组m条金属线的输入端；分别在攻击检测周期和检测周期检测m条金属线的输出信号，检测周期为预先估计的信号在金属线中传输的时间，攻击检测周期为预先估计的当金属线被短接时信号在金属线中传输的时间；如果在攻击检测周期检测出的输出信号与输入的随机二进制数相同，或者在检测周期检测出的输出信号与输入的随机二进制数不同，则判断芯片遭到短接或划断攻击。本申请通过在每个检测周期内对金属线的输入输出信号进行两次对比检测，增大了芯片顶层金属覆盖的防攻击力度。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.032 seconds)
