公开(公告)号：CN102097325A

公开(公告)日：2011-06-15

申请号：CN201010560100.1

申请日：2007-08-03

Applicant: 夏普株式会社

Inventor： 守口正生 ,  齐藤裕一

IPC: H01L21/336 ,  H01L29/786 ,  H01L29/06

CPC classification number: H01L29/78609 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78666 ,  H01L29/78669 ,  H01L29/78675 ,  H01L29/78678 ,  H01L29/78696

Abstract: 本发明提供半导体装置的制造方法，该制造方法包括：在绝缘基板上形成栅电极的第一工序，以覆盖上述栅电极的形式形成栅极绝缘膜的第二工序，形成半导体层和做为包含杂质的半导体层的杂质层的第三工序，蚀刻上述半导体层形成激活层的第四工序，通过蚀刻上述杂质层形成源极区域及漏极区域的第五工序；上述第三工序中，包括以覆盖上述栅极绝缘膜的形式形成第一非晶膜的工序、和以覆盖上述第一非晶膜的形式形成包含晶相的结晶膜的工序。

公开(公告)号：CN115917636A

公开(公告)日：2023-04-04

申请号：CN202080101372.7

申请日：2020-05-25

Applicant: 夏普株式会社

Inventor： 青木智久 ,  蜂谷笃史 ,  齐藤裕一 ,  古川博章

IPC: G09G3/3208 ,  G09G3/3225 ,  G09G3/3233 ,  G09F9/30

Abstract: 一种具备像素电路(PC)的显示装置(10)，在像素电路中形成有包括结晶性硅半导体膜(SC)的第一结构的驱动晶体管(T4)和电容元件(Cp)，电容元件包括与驱动晶体管的第一栅极(15a)电连接的第一电容电极(17a)、与第一电容电极相对的第二电容电极(19a)、以及配置在第一电容电极与第二电容电极之间的介电膜(18a)，介电膜(18a)形成在与第一层间绝缘膜(16)和第二层间绝缘膜(20)不同的层。

公开(公告)号：CN110223985A

公开(公告)日：2019-09-10

申请号：CN201910156705.5

申请日：2019-03-01

Applicant: 夏普株式会社

Inventor： 齐藤裕一 ,  古川博章 ,  青木智久 ,  蜂谷笃史

IPC: H01L27/12 ,  H01L21/84 ,  H01L29/786 ,  H01L21/34

Abstract: 提供一种有源矩阵基板，其具备具有能降低沟道长度的氧化物半导体TFT的多路分配电路。有源矩阵基板具备包含多个TFT的多路分配电路，各TFT具有：栅极电极；氧化物半导体层，其包含源极接触区域、漏极接触区域以及包含沟道区域的源极漏极间区域；沟道保护层，其仅覆盖源极漏极间区域的一部分；以及源极电极和漏极电极，该源极电极与源极接触区域接触，该漏极电极与漏极接触区域接触，在各TFT的沟道长度方向的一截面中，源极电极和漏极电极中的任意一方电极的沟道区域侧的端部与沟道保护层接触，另一方电极的沟道区域侧的端部与沟道保护层空开间隔配置。

公开(公告)号：CN101933148B

公开(公告)日：2012-12-05

申请号：CN200980102800.1

申请日：2009-01-08

Applicant: 夏普株式会社

Inventor： 齐藤裕一 ,  守口正生 ,  河野昭彦

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/78669 ,  H01L29/66765 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78678

Abstract: 半导体元件101具备：基板1；活性层4，形成于基板1上，具有沟道区域4c和分别位于沟道区域4c两侧的第1区域4a和第2区域4b；第1接触层6a和第2接触层6b，分别与活性层4的第1区域4a及第2区域4b相接；第1电极7，通过第1接触层6a而与第1区域4a电连接；第2电极8，通过第2接触层6b而与第2区域4b电连接；以及栅极电极2，其各种栅极绝缘层3与活性层4相对设置，控制沟道区域4c的导电性。活性层4含有硅，在活性层4与第1接触层和第2接触层6a、6b之间还具备含氧的硅层5，含氧的硅层5以比活性层4和第1接触层及第2接触层6a、6b高的浓度含有氧。

公开(公告)号：CN101933148A

公开(公告)日：2010-12-29

申请号：CN200980102800.1

申请日：2009-01-08

Applicant: 夏普株式会社

Inventor： 齐藤裕一 ,  守口正生 ,  河野昭彦

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/78669 ,  H01L29/66765 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78678

Abstract: 半导体元件101具备：基板1；活性层4，形成于基板1上，具有沟道区域4c和分别位于沟道区域4c两侧的第1区域4a和第2区域4b；第1接触层6a和第2接触层6b，分别与活性层4的第1区域4a及第2区域4b相接；第1电极7，通过第1接触层6a而与第1区域4a电连接；第2电极8，通过第2接触层6b而与第2区域4b电连接；以及栅极电极2，其各种栅极绝缘层3与活性层4相对设置，控制沟道区域4c的导电性。活性层4含有硅，在活性层4与第1接触层和第2接触层6a、6b之间还具备含氧的硅层5，含氧的硅层5以比活性层4和第1接触层及第2接触层6a、6b高的浓度含有氧。

公开(公告)号：CN101512775A

公开(公告)日：2009-08-19

申请号：CN200780033227.4

申请日：2007-08-03

Applicant: 夏普株式会社

Inventor： 守口正生 ,  齐藤裕一

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78609 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78666 ,  H01L29/78669 ,  H01L29/78675 ,  H01L29/78678 ,  H01L29/78696

Abstract: 半导体装置及其制造方法，以及使用这个半导体装置的显示装置，为在包含沟道区域的层和栅极绝缘膜之间形成良好的界面的同时，提高沟道区域内的载流子的移动能力。包括具有沟道区域的半导体层、具有源极区域及漏极区域的杂质层、隔着栅极绝缘膜相对半导体层设置的栅电极。半导体层，具有至少叠层了第一非晶膜、包含晶相的结晶膜的叠层结构，第一非晶膜，直接叠层在栅极绝缘膜上。

公开(公告)号：CN102160183B

公开(公告)日：2014-08-06

申请号：CN200980136174.8

申请日：2009-09-01

Applicant: 夏普株式会社

Inventor： 齐藤裕一 ,  守口正生 ,  吉田德生 ,  岩濑泰章 ,  神崎庸辅 ,  坂本真由子

IPC: H01L29/786 ,  C23C16/24 ,  G02F1/1345 ,  G02F1/1368

CPC classification number: H01L27/12 ,  G02F1/136204 ,  H01L27/1225

Abstract: 二极管(201)具备：栅极电极(2)；在栅极电极(2)上形成的栅极绝缘层(5)；在栅极绝缘层(5)上形成的具有第1区域(6a)、第2区域(7b)的至少1个半导体层(6、7)；在第1区域(6a)上设置的与第1区域(6a)和栅极电极(2)电连接的第1电极(10)；以及在第2区域(7b)上设置的与第2区域(7b)电连接的第2电极(12)，至少1个半导体层(6、7)具有隔着栅极绝缘层(5)与栅极电极(2)重叠的沟道区域(6c)和与栅极电极(2)不重叠的电阻区域(7d)，在二极管(201)的导通状态下，在第1电极(10)和第2电极(12)之间形成包含沟道区域(6c)和电阻区域(7d)的电流路径。

公开(公告)号：CN103069334A

公开(公告)日：2013-04-24

申请号：CN201180039851.1

申请日：2011-05-11

Applicant: 夏普株式会社

Inventor： 高西雄大 ,  神崎庸辅 ,  冈本哲也 ,  齐藤裕一 ,  中谷喜纪

IPC: G02F1/1368 ,  G09F9/30 ,  H01L29/786

CPC classification number: G02F1/136227 ,  G02F1/13458 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1288 ,  H01L29/45 ,  H01L29/7869 ,  H01L33/0041

Abstract: 薄膜晶体管基板（20）包括：绝缘基板（10a）；设置在绝缘基板（10a）上的栅极绝缘层（12）；设置在栅极绝缘层（12）上且包括铟镓锌氧化物（IGZO）的连接层（25）；设置在连接层（25）上且包括钛的漏极电极（16b）；形成于连接层（25）和漏极电极（16b）的接触孔（Ca）；和设置在接触孔（Ca）的表面上且与连接层（25）接触的像素电极（19a）。并且，漏极电极（16b）与像素电极（19a）经由连接层（25）电连接。

公开(公告)号：CN101861642B

公开(公告)日：2013-04-17

申请号：CN200880116108.X

申请日：2008-11-10

Applicant: 夏普株式会社

Inventor： 守口正生 ,  齐藤裕一 ,  希达亚特·奇斯达琼奴

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/66765 ,  H01L29/66757 ,  H01L29/78633 ,  H01L29/78675 ,  H01L29/78678

Abstract: 以高的制造效率提供导通电流大、且抑制了截止电流的薄膜晶体管。本发明的薄膜晶体管具备：栅极电极；微晶硅层，其包含微晶硅，具有与基板面平行的上面和下面以及被上面和下面隔着的端面；第一接触层和第二接触层，其包含杂质，形成为分别与微晶硅层相接；源极电极，其形成为与第一接触层相接；以及漏极电极，其形成为与第二接触层相接，第一接触层和第二接触层中的至少一方不与微晶硅层的上面和下面相接而仅与端面相接。

公开(公告)号：CN102986012A

公开(公告)日：2013-03-20

申请号：CN201180034015.4

申请日：2011-07-01

Applicant: 夏普株式会社

Inventor： 中谷喜纪 ,  齐藤裕一 ,  冈本哲也 ,  神崎庸辅 ,  高西雄大

IPC: H01L21/336 ,  G02F1/1368 ,  G09F9/30 ,  H01L29/786

CPC classification number: H01L27/1255 ,  G02F1/136213 ,  G02F1/13624 ,  G02F1/1368 ,  G02F2001/133397 ,  G02F2001/13606 ,  G02F2001/136236 ,  H01L27/1225 ,  H01L27/1259 ,  H01L27/1288

Abstract: 各TFT（5a）包括：栅极电极（11aa）；以覆盖栅极电极（11aa）的方式设置的栅极绝缘膜（12）；在栅极绝缘膜（12）上以与栅极电极（11aa）重叠的方式设置有沟道区域（C）的半导体层（13b）；在半导体层（13b）上以使得沟道区域（C）露出并且隔着沟道区域（C）相互分离的方式设置的源极电极（14aa）和漏极电极（14ba），各辅助电容（6a）包括：电容线（11ba）；以覆盖电容线（11ba）的方式设置的栅极绝缘膜（12）；在栅极绝缘膜（12）上以与电容线（11ba）重叠的方式设置的半导体层（13b）；和在半导体层（13b）上设置、与各像素电极（16a）连接的漏极电极（14ba），包含氧化物半导体的半导体层（13b）与包含氧化物导电体的各像素电极（16a）相互接触。