公开(公告)号：CN108140341A

公开(公告)日：2018-06-08

申请号：CN201680037763.0

申请日：2016-07-07

Applicant: 夏普株式会社

Inventor： 小坂知裕 ,  原猛 ,  冈部达 ,  石田和泉 ,  村重正悟 ,  纪藤贤一 ,  锦博彦

IPC: G09F9/30 ,  G02F1/1333 ,  G02F1/1368 ,  G09F9/00 ,  H01L21/336 ,  H01L27/32 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02 ,  H05B33/22

Abstract: 抑制在设置于基板与TFT之间的绝缘膜或者基板的表面生成突起物。有源矩阵基板具备：绝缘基板(100)；表面覆盖膜(110)，其覆盖绝缘基板的表面的至少一部分；绝缘性透光膜(204)，其设置在包括表面覆盖膜的绝缘基板上；栅极线；栅极绝缘膜；薄膜晶体管；数据线；以及引出配线(115)。在绝缘基板的周缘部形成未设置有绝缘性透光膜的区域。引出配线被设为，在从与绝缘基板垂直的方向观察时，与绝缘性透光膜的外周端部交叉。表面覆盖膜也设置于未设置有绝缘性透光膜的区域中与绝缘性透光膜的外周端部接触的部分。

公开(公告)号：CN107851406A

公开(公告)日：2018-03-27

申请号：CN201680040341.9

申请日：2016-07-07

Applicant: 夏普株式会社

Inventor： 村重正悟 ,  石田和泉 ,  小坂知裕 ,  冈部达 ,  原猛 ,  锦博彦

IPC: G09F9/30 ,  B81B3/00 ,  B81B7/04 ,  G02B26/02 ,  G02F1/1368 ,  G09F9/00 ,  H01L51/50 ,  H05B33/10 ,  H05B33/22 ,  H05B33/24 ,  H05B33/26

Abstract: 抑制设置在有源矩阵基板的TFT与基板之间的膜的端部产生裂缝。有源矩阵基板具有多个TFT。有源矩阵基板11具备基板100、TFT、透光膜204以及保护膜Cap4。TFT与多个像素分别对应地设置在基板100上。透光膜204设置于TFT与基板100之间。保护膜Cap4覆盖透光膜204的不与基板100平行的端面204b。TFT具有栅极电极、栅极绝缘膜、半导体膜、漏极电极以及源极电极。保护膜Cap4配置于透光膜204与TFT的半导体膜之间。

公开(公告)号：CN106104810A

公开(公告)日：2016-11-09

申请号：CN201580013007.X

申请日：2015-03-10

Applicant: 夏普株式会社

Inventor： 锦博彦 ,  笹仓朗 ,  冈部达

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/66969 ,  H01L29/78696

Abstract: 半导体器件具备薄膜晶体管(100)，薄膜晶体管(100)包括衬底(1)、设置在衬底(1)上的栅极电极(3)、形成在栅极电极(3)上的栅极绝缘层(5)、形成在栅极绝缘层(5)上的岛状的氧化物半导体层(7)、以覆盖氧化物半导体层(7)的上表面(7u)和整个侧面(7e)的方式设置并且具有仅使氧化物半导体层(7)的上表面(7u)的一部分露出的单个开口部(9p)的保护层(9)、在单个开口部(9p)内与氧化物半导体层(7)分别接触的源极电极(11)和漏极电极(13)。

公开(公告)号：CN102652330A

公开(公告)日：2012-08-29

申请号：CN201080056072.8

申请日：2010-12-03

Applicant: 夏普株式会社

Inventor： 近间义雅 ,  锦博彦 ,  太田纯史 ,  水野裕二(已死亡) ,  原猛 ,  会田哲也 ,  铃木正彦 ,  竹井美智子 ,  中川兴史 ,  春本祥征

IPC: G09F9/30 ,  G02F1/1368 ,  G09F9/00 ,  H01L21/336 ,  H01L29/786

CPC classification number: H01L27/1225 ,  G02F1/13458 ,  G02F1/136213 ,  H01L27/124 ,  H01L27/1244 ,  H01L27/1248

Abstract: 半导体装置具有：薄膜晶体管，该薄膜晶体管包括栅极配线(3a)、第一绝缘膜(5)、岛状的氧化物半导体层(7a)、第二绝缘膜(9)、源极配线(13as)、漏极电极(13ad)和保护膜；和端子部，该端子部包括由与栅极配线相同的导电膜形成的第一连接部(3c)、由与源极配线和漏极电极相同的导电膜形成的第二连接部(13c)和在第二连接部上形成的第三连接部(19c)，第二连接部在设置于第一绝缘膜和第二绝缘膜的第一开口部(11c)内与第一连接部接触，第三连接部(19c)在设置于保护膜的第二开口部(17c)内与第二连接部接触，第二连接部(13c)覆盖第一开口部(11c)的第一绝缘膜和第二绝缘膜的端面，并且不覆盖第二开口部(17c)的保护膜(15)的端面。由此，能够高精度地控制端子部的接触孔的锥形形状。

公开(公告)号：CN101558685A

公开(公告)日：2009-10-14

申请号：CN200780044986.0

申请日：2007-07-26

Applicant: 夏普株式会社

Inventor： 神崎庸辅 ,  锦博彦 ,  冈部达

IPC: H05B33/26 ,  H01L51/50 ,  H05B33/10 ,  H05B33/14 ,  H05B33/22

CPC classification number: H01J9/221 ,  H01L27/3288 ,  H01L2251/5361 ,  H01L2251/568

Abstract: 本发明提供一种单色EL显示元件、单色EL背光源、显示装置和单色EL显示元件的制造方法。单色EL显示元件包括：基板；设置在基板上的多根信号线；多个像素电极，其分别通过连接配线与对应的上述多根信号线的一个电连接，作为整体构成矩阵，并且互相分离设置；和设置在上述多个像素电极上的单色EL层。

公开(公告)号：CN100446236C

公开(公告)日：2008-12-24

申请号：CN200610006650.2

申请日：2003-03-25

Applicant: 夏普株式会社

Inventor： 锦博彦 ,  小林和树

IPC: H01L23/522

CPC classification number: H01L27/28 ,  G02F1/1368 ,  H01L27/3244

Abstract: 一种晶体管阵列，包括：导体线、功能线和晶体管。每个导体线包括芯线和包覆在芯线上的导体层。每条功能线包括至少表面导电的芯线、包覆芯线的绝缘层和包覆绝缘层的半导体层。每条功能线和导体线交叉接触。每个晶体管包括第一欧姆接触区，第一欧姆接触区被定义为导体线之一和功能线之一交叉的区域，它和半导体层欧姆接触。每个晶体管还包括与半导体层欧姆接触的第二欧姆接触区，以及定义第一和第二欧姆接触区之间的半导体层上的沟道区。

公开(公告)号：CN1288478C

公开(公告)日：2006-12-06

申请号：CN03130926.7

申请日：1998-07-28

Applicant: 夏普株式会社

Inventor： 久保真澄 ,  鸣泷阳三 ,  伴厚志 ,  岛田尚幸 ,  吉村洋二 ,  片山干雄 ,  石井裕 ,  锦博彦

IPC: G02F1/1333 ,  G02F1/1335

CPC classification number: G02F1/133555 ,  G02F1/133526 ,  G02F1/13439 ,  G02F1/136209 ,  G02F1/136227 ,  G02F1/13725 ,  G02F2001/133638 ,  G02F2001/13712

Abstract: 公开了一种液晶显示器件，它包括第一基片、第二基片和置于第一基片和第二基片之间的液晶层，其中所述第一基片包括许多栅线、与所述许多栅线交叉排列的许多源线、置于所述许多栅线和所述许多源线的交点附近的许多开关元件、以及与所述许多开关元件相连的许多象素电极，第二基片包括对置电极，由许多象素电极、对置电极、以及置于所述许多象素电极和对置电极之间的液晶层限定了许多象素区，并且所述象素区中的每一个均含有反射区和透射区。

公开(公告)号：CN1495479A

公开(公告)日：2004-05-12

申请号：CN03130926.7

申请日：1998-07-28

Applicant: 夏普株式会社

Inventor： 久保真澄 ,  鸣泷阳三 ,  伴厚志 ,  岛田尚幸 ,  吉村洋二 ,  片山干雄 ,  石井裕 ,  锦博彦

IPC: G02F1/1333 ,  G02F1/1335

CPC classification number: G02F1/133555 ,  G02F1/133526 ,  G02F1/13439 ,  G02F1/136209 ,  G02F1/136227 ,  G02F1/13725 ,  G02F2001/133638 ,  G02F2001/13712

Abstract: 揭示一种用于显示包含多个象素的图象的液晶显示器件，包括第一基片、第二基片以及置于第一基片和第二基片之间的液晶层，对应于所述多个象素中一个象素的象素区，其中所述象素区包括具有光反射率的反射区和具有光透射率的透射区，在显示图象中利用来自所述反射区的反射光和来自所述透射区的透射光，所述透射区和所述反射区中的一个区位于所述象素的中心部分，而另一个区基本环绕所述象素中所述透射区和所述反射区的所述这个区。

公开(公告)号：CN108780221B

公开(公告)日：2020-11-03

申请号：CN201780019232.3

申请日：2017-03-27

Applicant: 夏普株式会社

Inventor： 冈部达 ,  锦博彦 ,  中岛伸二 ,  石田和泉 ,  村重正悟

IPC: G02B26/02 ,  G09F9/30 ,  G09F9/37

Abstract: 本发明不扩大配线的线宽就使配线电阻下降，从而抑制配线延迟。包括遮光膜(102)、光透射膜(106)和第一配线层(105A)，该第一配线层为用于对像素的光的透射量进行电控制的配线的一部分，第一配线层(105A)设置在遮光膜(102)之上，光透射膜(106)以覆盖上述第一配线层的侧面的方式设置在第一配线层(105A)的上层。

公开(公告)号：CN109755136A

公开(公告)日：2019-05-14

申请号：CN201811178458.0

申请日：2018-10-10

Applicant: 夏普株式会社

Inventor： 伊东一笃 ,  锦博彦

IPC: H01L21/34 ,  H01L29/786

Abstract: 提供能降低钝化膜的覆盖性的恶化的薄膜晶体管和薄膜晶体管的制造方法。在本发明的薄膜晶体管的制造方法中，上述薄膜晶体管的源极电极和漏极电极中的至少一方包括包含Al层和Al以外的金属层的多个金属层的层叠结构，且上述薄膜晶体管具有包括氧化物半导体的沟道层，上述薄膜晶体管的制造方法具有：导电膜形成工序，形成源极电极和漏极电极用的导电膜；图案化工序，对导电膜进行图案化而形成源极电极和漏极电极；钝化膜形成工序，形成钝化膜；以及热处理工序，进行热处理，在图案化工序和钝化膜形成工序之间具有先于热处理工序进行热处理的预热处理工序。