半导体装置的制造方法以及半导体装置

    公开(公告)号:CN101842871B

    公开(公告)日:2013-01-09

    申请号:CN200880113589.9

    申请日:2008-10-14

    Abstract: 本发明提供一种半导体装置的制造方法,其能够提高形成在半导体基板上的半导体芯片的表面平坦性,抑制在表面具有绝缘性的基板上移动的半导体芯片的电气特性的偏差,并且改善制造成品率。本发明的半导体装置的制造方法是在表面具有绝缘性的基板上配置有包括导电图案膜的半导体芯片的半导体装置的制造方法,上述制造方法按顺序包括如下工序:在半导体基板上和半导体基板上的导电图案膜上形成第一绝缘膜,使第一绝缘膜图案化来除去与导电图案膜重叠的区域的第一绝缘膜,由此形成平坦的第一绝缘图案膜的工序;形成第二绝缘膜并研磨上述第二绝缘膜来形成平坦化膜的工序;隔着上述平坦化膜向半导体基板注入剥离用物质来形成剥离层的工序;将上述半导体芯片从与半导体基板相反的一侧转移到在上述表面具有绝缘性的基板上的工序;以及沿着剥离层分离该半导体芯片的工序。并且,本发明还提供由上述制造方法所制作的半导体装置。

    半导体基板、半导体装置、及它们的制造方法

    公开(公告)号:CN1674222B

    公开(公告)日:2011-02-23

    申请号:CN200510062754.0

    申请日:2005-03-25

    Abstract: 本发明的半导体基板具有:单晶Si基板,具有包含沟道区、源区和漏区的活性层,不具有阱结构和沟道截止区;栅绝缘膜,形成在上述单晶Si基板上;栅电极,形成在上述栅绝缘膜上;LOCOS氧化膜,形成在上述活性层的周围的上述单晶Si基板上,膜厚比上述栅绝缘膜的膜厚厚;以及绝缘膜,形成在上述栅电极和LOCOS氧化膜上。由此,提供一种半导体基板、半导体装置和它们的制造方法,在大型绝缘基板上形成非单晶Si半导体元件和单晶Si半导体元件而制造集成了高性能系统的半导体装置的情况下,能简化单晶Si部分的制造工序,且在转印到大型绝缘基板上后,不用高精度的光刻蚀法就能实现微细的单晶Si半导体元件的元件分离。

Patent Agency Ranking