公开(公告)号：CN103229229B

公开(公告)日：2016-05-25

申请号：CN201180056691.1

申请日：2011-10-05

Applicant: 夏普株式会社

Inventor： 中野文树 ,  上田直树 ,  山内祥光

IPC: G09G3/36 ,  G02F1/133 ,  G02F1/1368 ,  G09G3/20 ,  H01L51/50

CPC classification number: G09G3/3618 ,  G09G3/3648 ,  G09G2300/0876 ,  G09G2300/088 ,  G09G2310/08

Abstract: 本发明提供一种显示装置，能够实现耗电量的降低，而不会引起开口率的下降。通过由像素电极（20）和相对电极（80）夹持而形成液晶电容元件（Clc）。像素电极（20）、第一开关电路（22）的一端、第二开关电路（23）的一端、第二晶体管（T2）的第一端子形成内部节点（N1）。第一开关电路（22）及第二开关电路（23）的另一端与源极线（SL）相连。第二开关电路（23）由晶体管（T1）与二极管（D1）的串联电路构成，并由晶体管（T1）的控制端子、晶体管（T2）的第二端子、及升压电容元件（Cbst）一端来形成输出节点（N2）。升压电容元件（Cbst）的另一端与升压线（BST）相连，晶体管（T2）的控制端子与参考线（REF）相连。二极管（D1）在从源极线（SL）向内部节点（N1）的方向上具有整流作用。

公开(公告)号：CN101965638B

公开(公告)日：2012-12-05

申请号：CN200980102562.4

申请日：2009-01-06

Applicant: 夏普株式会社

Inventor： 上田直树

IPC: H01L27/105 ,  G11C16/02 ,  G11C16/04 ,  H01L21/8242 ,  H01L21/8247 ,  H01L27/108 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/11521 ,  G11C16/0441

Abstract: 本发明提供一种非易失性随机存取存储器，其能够在标准的CMOS工艺工序内安装在基板上。存储器单元(1)具备第一MIS晶体管(2)和第二MIS晶体管(3)，其中，第一MIS晶体管(2)具有：电浮置状态的第一导电型的第一半导体层(6)；在所述第一半导体层(6)表面形成的第二导电型的第一漏极区域(8)和第一源极区域(10)；和在第一半导体层(6)表面的上方隔着第一栅极绝缘膜(12)形成的第一栅极电极(14)，第二MIS晶体管(3)具有：与所述第一半导体层(6)绝缘的第一导电型的第二半导体层(7)；在第二半导体层(7)表面形成的第二导电型的第二漏极区域(9)和第二源极区域(11)；和在第二半导体层(7)表面的上方隔着第二栅极绝缘膜(13)形成的第二栅极电极(15)，第一栅极电极(14)与第二栅极电极(15)相互电连接而构成电浮置状态的浮置栅极。

公开(公告)号：CN1426113A

公开(公告)日：2003-06-25

申请号：CN02154596.0

申请日：2002-12-10

Applicant: 夏普株式会社

Inventor： 上田直树 ,  杉田靖博 ,  山内祥光

IPC: H01L27/10 ,  H01L29/788 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/66825

Abstract: 一种非易失性半导体存储器包括：在半导体衬底上的至少一个第一栅电极，其间插有作为隧道氧化膜的第一绝缘膜，作为浮栅；沿沟道长度方向第一栅电极的两个侧壁上的侧壁间隔；通过第一栅电极的侧面，在半导体衬底的表面层中，由与半导体衬底导电类型不同的导电类型的杂质扩散区形成的位线，其中，所述位线包括采用第一栅电极作为掩膜，以自对准方式形成的第一位线和采用第一栅电极和侧壁间隔作为掩膜，以自对准方式形成的第二位线。

公开(公告)号：CN111868806B

公开(公告)日：2022-05-24

申请号：CN201880091188.1

申请日：2018-03-16

Applicant: 夏普株式会社

Inventor： 山田淳一 ,  横山真 ,  上田直树

IPC: G09F9/00 ,  G09F9/30 ,  H01L27/32

Abstract: 本发明提供一种具有显示面板的显示装置，该显示面板即使在靠近端子部的显示面板的角部配置有电路块的情况下，也能够使其角部的宽度变窄。在显示面板(10)的第1角部(12a)中，构成由多条短直线组成的折线形状的数据线的每条直线的倾斜角随着远离端子部(16)而变大，并且，数据线(d)的条数也减少，因此，数据线区域的宽度变窄。因此，能够使电路区域的宽度扩大对应于数据线区域的宽度变窄的量，并能够增加构成配置在电路区域中的并联电路块(80)的单元电路块(70)的个数。

公开(公告)号：CN110364120B

公开(公告)日：2022-04-22

申请号：CN201910222119.6

申请日：2019-03-22

Applicant: 夏普株式会社

Inventor： 陆彤 ,  M·J·布朗洛 ,  T·M·斯米顿 ,  上田直树

IPC: G09G3/3233 ,  G09G3/32

Abstract: 一种显示装置用像素电路包括：驱动晶体管，根据施加到其栅极的电压来控制到发光装置的电流量；第二晶体管，连接到驱动晶体管栅极和第二端子，当处于导通状态时，使驱动晶体管变为二极管连接，使其栅极和第二端子经第二晶体管连接；发光装置，在第一节点连接到驱动晶体管第三端子并在第二节点连接到第一电压源；第三晶体管，连接到第一节点，将数据电压连接到第一节点；第四晶体管，连接在第二端子与第二电压源间；和至少一个电容器，具有连接到驱动晶体管栅极的第一板和可连接到参考信号的第二板。像素电路可在发光阶段前的阶段操作，该阶段包括将使发光装置两端的电压低于发光装置阈值电压的数据电压施加到第一节点和驱动晶体管第三端子。

公开(公告)号：CN107111179B

公开(公告)日：2020-10-23

申请号：CN201580069666.5

申请日：2015-12-11

Applicant: 夏普株式会社

Inventor： 内田诚一 ,  冈田训明 ,  上田直树

IPC: G02F1/1335 ,  G02F1/1368 ,  G09F9/30

Abstract: 本发明的显示装置(100A)的第一基板(10)具有TFT(2)，该TFT(2)设于各像素中，且具有氧化物半导体层。第二基板(20)具有彩色滤光片层(22)及遮光层(21)。彩色滤光片层(22)中所含的第一彩色滤光片、第二彩色滤光片及第三彩色滤光片中的至少一个为，对波长450nm以下的可见光的平均透射率为0.2％以下。遮光层在彩色滤光片的像素中，(a)具有薄膜晶体管遮光部(21t)，其沿着沟道长度方向(DL)延伸，且具有氧化物半导体层的沿着沟道宽度方向(DW)的长度以下的宽度；或者(b)具有薄膜晶体管遮光部，其沿着沟道宽度方向延伸，且具有氧化物半导体层的沿着沟道长度方向的长度以下的宽度；或者(c)不具有薄膜晶体管遮光部。

公开(公告)号：CN105765662A

公开(公告)日：2016-07-13

申请号：CN201480064108.5

申请日：2014-08-26

Applicant: 夏普株式会社

Inventor： 加藤纯男 ,  上田直树

IPC: G11C13/00 ,  G11C17/12 ,  H01L29/786

CPC classification number: G11C17/18 ,  G02F1/13452 ,  G02F1/1368 ,  G02F2201/123 ,  G11C13/0007 ,  G11C13/0069 ,  G11C17/16 ,  G11C17/165 ,  G11C19/28 ,  G11C2213/53 ,  H01L27/1052 ,  H01L27/11206 ,  H01L29/24 ,  H01L29/7869 ,  H01L29/78696

Abstract: 半导体装置(1001)具备存储单元和写入控制电路，存储单元包含存储晶体管(10A)，存储晶体管(10A)具有含有金属氧化物的活性层(7A)，存储晶体管(10A)是能从漏极电流Ids依赖于栅极‐源极间电压Vgs的半导体状态不可逆地变为漏极电流Ids不依赖于栅极‐源极间电压Vgs的电阻体状态的晶体管，在将存储晶体管(10A)的阈值电压设为Vth，将漏极‐源极间电压设为Vds时，写入控制电路以满足Vgs≥Vds+Vth的方式对施加到漏极(9dA)、源极(9sA)以及栅极电极(3A)的电压进行控制，由此进行向存储晶体管(10A)的写入。

公开(公告)号：CN101965638A

公开(公告)日：2011-02-02

申请号：CN200980102562.4

申请日：2009-01-06

Applicant: 夏普株式会社

Inventor： 上田直树

IPC: H01L27/105 ,  G11C16/02 ,  G11C16/04 ,  H01L21/8242 ,  H01L21/8247 ,  H01L27/108 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/11521 ,  G11C16/0441

Abstract: 本发明提供一种非易失性随机存取存储器，其能够在标准的CMOS工艺工序内安装在基板上。存储器单元(1)具备第一MIS晶体管(2)和第二MIS晶体管(3)，其中，第一MIS晶体管(2)具有：电浮置状态的第一导电型的第一半导体层(6)；在所述第一半导体层(6)表面形成的第二导电型的第一漏极区域(8)和第一源极区域(10)；和在第一半导体层(6)表面的上方隔着第一栅极绝缘膜(12)形成的第一栅极电极(14)，第二MIS晶体管(3)具有：与所述第一半导体层(6)绝缘的第一导电型的第二半导体层(7)；在第二半导体层(7)表面形成的第二导电型的第二漏极区域(9)和第二源极区域(11)；和在第二半导体层(7)表面的上方隔着第二栅极绝缘膜(13)形成的第二栅极电极(15)，第一栅极电极(14)与第二栅极电极(15)相互电连接而构成电浮置状态的浮置栅极。

公开(公告)号：CN1220266C

公开(公告)日：2005-09-21

申请号：CN02154596.0

申请日：2002-12-10

Applicant: 夏普株式会社

Inventor： 上田直树 ,  杉田靖博 ,  山内祥光

IPC: H01L27/10 ,  H01L29/788 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/66825

Abstract: 一种非易失性半导体存储器包括：在半导体衬底上的至少一个第一栅电极，其间插有作为隧道氧化膜的第一绝缘膜，作为浮栅；沿沟道长度方向第一栅电极的两个侧壁上的侧壁间隔；通过第一栅电极的侧面，在半导体衬底的表面层中，由与半导体衬底导电类型不同的导电类型的杂质扩散区形成的位线，其中，所述位线包括采用第一栅电极作为掩膜，以自对准方式形成的第一位线和采用第一栅电极和侧壁间隔作为掩膜，以自对准方式形成的第二位线。

公开(公告)号：CN114586092B

公开(公告)日：2024-09-03

申请号：CN201980101287.8

申请日：2019-10-31

Applicant: 夏普株式会社

Inventor： 上田直树 ,  森田龙平

IPC: G09G3/3233 ,  G09G3/20

Abstract: 本申请公开了一种内部补偿方式的电流驱动型显示装置，其不招致显示质量的降低或制造时的成品率降低地适当进行驱动晶体管的阈值补偿，既维持驱动电压又提高了显示亮度。该显示装置中的像素电路(15)包括第1驱动晶体管(M1a)和第2驱动晶体管(M1b)，它们的栅极端子相互连接并且连接到保持电容器(Cs)。在数据写入期间，对应数据信号线(Dj)的电压经由被阈值补偿晶体管(M3)设为二极管连接形式的第1驱动晶体管(M1a)写入到保持电容器(Cs)，从而进行伴有阈值补偿的数据写入。在发光期间，相当于根据保持电容器(Cs)的保持电压而分别流过第1驱动晶体管(M1a)和第2驱动晶体管(M1b)的电流(I1、I2)之和的电流作为驱动电流(Id)供应到有机EL元件(OL)。