-
公开(公告)号：CN110416312B
公开(公告)日：2020-09-04
申请号：CN201910653176.X
申请日：2019-07-19
Applicant: 复旦大学
IPC: H01L29/786 , H01L29/51 , H01L21/34
Abstract: 本发明涉及一种低功耗神经突触薄膜晶体管及其制备方法，晶体管的结构从下至上依次为：背栅电极、栅介质层、导电沟道以及源‑漏电极，源‑漏电极设置在栅介质层的上表面，导电沟道位于源‑漏电极的上表面及两侧，在源‑漏电极的上表面形成沟道。与现有技术相比，本发明具有法焦级别的超低功耗；不同的介质层制备温度可以实现数毫秒到数千秒可调的记忆时间；同时全无机材料的使用使器件的稳定性得到了很大的提高；该低功耗神经突触薄膜晶体管的柔性和突触性能可用于柔性电子和大规模神经形态电路系统。
-
公开(公告)号：CN110670045A
公开(公告)日：2020-01-10
申请号：CN201911100861.6
申请日：2019-11-12
Applicant: 复旦大学
IPC: C23C16/30 , C23C16/455
Abstract: 本发明属于集成电路制造领域，其公开了一种原子层沉积制备有机无机杂化卤素钙钛矿材料的方法，该方法主要包括两部分：通过对材料基底进行3-氨基丙基三乙氧基硅烷(APTES)与氢碘酸或者十三氟辛基三乙氧基硅烷(FOTS)等表面处理，实现含铅前体的有效附着，能够形成一层单分子层；通入有机铵盐前体与单层含铅前体反应形成单层材料，多次循环得到最终的有机无机杂化卤素钙钛矿光电材料。本发明方法利用气相的原子层沉积方法，通过调控循环周期数进而得到所需厚度的薄膜材料，并且能够制备出大面积均匀的钙钛矿薄膜，从而拓展有机无机杂化卤素钙钛矿材料在太阳能电池、光探测器、激光器等光电领域的应用。
-
公开(公告)号：CN113380881B
公开(公告)日：2022-12-27
申请号：CN202110591322.8
申请日：2021-05-28
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L29/423 , H01L29/792 , H01L21/34 , H01L21/44
Abstract: 本发明提供了一种非易失性存储器，包括源电极、漏电极、以及从下而上依次堆叠设置的栅极、电荷阻挡层、电荷俘获层、电荷隧穿层和有源沟道层，所述源电极和所述漏电极分别设置于所述有源沟道层的两侧且包覆部分所述有源沟道层；所述电荷俘获层包括若干N型氧化物半导体薄膜和若干P型氧化物半导体薄膜，所述N型氧化物半导体薄膜和所述P型氧化物半导体薄膜交替堆叠设置，使得不仅能同时实现电编程与擦除操作，以及具有良好的数据保持特性，而且有利于降低所述非易失性存储器的操作电压，提高电编程与擦除效率。本发明还提供了所述非易失性存储器的制备方法。
-
公开(公告)号：CN113451428B
公开(公告)日：2022-10-21
申请号：CN202110720224.X
申请日：2021-06-28
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L31/0224 , H01L31/113 , H01L29/423 , H01L29/792 , H01L31/18 , H01L21/28 , H01L21/34 , G11C11/42
Abstract: 本发明提供了一种双半浮栅光电存储器，包括栅极、电荷阻挡层、电荷俘获层、电荷隧穿层、有源沟道层、源电极和漏电极；所述电荷俘获层包括第一电荷俘获层和第二电荷俘获层，设置于所述第一电荷俘获层上表面的所述电荷隧穿层的厚度大于设置于所述第二电荷俘获层的上表面的所述电荷隧穿层的厚度，使得在没有单色光光照条件时所述双半浮栅光电存储器就能具有电脉冲编程特性，在不同波长光照下所述第一电荷俘获层和所述第二电荷俘获层产生不同的阈值电压，且随着栅极脉冲电压的增加产生的阈值电压都是随之增加，且具有多级存储特性和较好的数据保持特性，以及较好的编程耐受性和擦除耐受性。本发明还提供了所述双半浮栅光电存储器的制备工艺。
-
公开(公告)号：CN111009582B
公开(公告)日：2021-07-23
申请号：CN201911332415.8
申请日：2019-12-22
Applicant: 复旦大学
IPC: H01L29/788 , H01L29/786 , H01L29/49 , H01L21/34 , G11C13/00
Abstract: 本发明属于半导体存储器技术领域，具体为一种基于薄膜晶体管结构的光电编程多态存储器及其制备方法。本发明通过在浮栅薄膜晶体管俘获层中引入多种钙钛矿量子点，实现在光电编程条件下的多态存储器。制备方法包括：将导电衬底放入原子层沉积反应腔中，控制沉积腔温度；低温原子层沉积制备氧化铝阻挡层；溶液法制备钙钛矿量子点,并均匀旋涂于阻挡层上；低温原子层沉积制备氧化铝隧穿层；磁控溅射生长IGZO沟道层，并光刻形成沟道图形；第二次光刻，电子束蒸发Ti/Au源漏电极，得到光电可编程的多态存储器。本发明可实现在电压编程过程中通过改变波长光照实现存储器的多态存储行为。本发明为多态存储、光电探测、柔性电子等领域的研究开发提供了解决思路。
-
Patent Agency Ranking
公开(公告)号：CN110416312A
公开(公告)日：2019-11-05
申请号：CN201910653176.X
申请日：2019-07-19
Applicant: 复旦大学
IPC: H01L29/786 , H01L29/51 , H01L21/34
Abstract: 本发明涉及一种低功耗神经突触薄膜晶体管及其制备方法，晶体管的结构从下至上依次为：背栅电极、栅介质层、导电沟道以及源-漏电极，源-漏电极设置在栅介质层的上表面，导电沟道位于源-漏电极的上表面及两侧，在源-漏电极的上表面形成沟道。与现有技术相比，本发明具有法焦级别的超低功耗；不同的介质层制备温度可以实现数毫秒到数千秒可调的记忆时间；同时全无机材料的使用使器件的稳定性得到了很大的提高；该低功耗神经突触薄膜晶体管的柔性和突触性能可用于柔性电子和大规模神经形态电路系统。
-
公开(公告)号：CN113690370B
公开(公告)日：2025-01-14
申请号：CN202111082665.8
申请日：2021-09-15
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H10D1/68
Abstract: 本发明提供了一种能量存储电容器，包括衬底、绝缘层、底层电极、铁电薄膜、反铁电薄膜和顶层电极。所述衬底开设有第一沟槽结构，所述绝缘层覆盖所述第一沟槽结构的内壁和顶面以形成第二沟槽结构；所述底层电极、所述铁电薄膜、所述反铁电薄膜和所述顶层电极顺次堆叠设置于所述第二沟槽结构，以形成不同的沟槽结构，相邻两个所述沟槽结构的一个沟槽结构覆盖另一个沟槽结构的内壁和顶面，提升了最大极化强度和击穿电场强度，从而使得电介质电容器的储能密度得以提升。本发明还提供了所述能量存储电容器的制备方法。
-
公开(公告)号：CN119028948A
公开(公告)日：2024-11-26
申请号：CN202310596548.6
申请日：2023-05-24
IPC: H01L23/538 , H01L23/522 , H01L23/528 , H01L23/48 , H01L21/768
Abstract: 本申请实施例公开了一种器件、制备方法及电子设备，在金属互连层与介质层之间设置层叠设置的多个衬里层，并且，每一个衬里层包括层叠设置的m个第一原子层和n个第二原子层，第二原子层的材料为金属氮化物材料，这样通过增加第二原子层，可以提高金属互连层和介质层之间的粘附性。并且，第一原子层的材料为金属材料，由于金属材料本身电阻率较低，因此对于同等厚度的衬里层，既设置了第一原子层又设置了第二原子层，实现在衬里层中掺杂金属材料，从而使掺杂了金属材料的第二原子层整体电阻率下降，降低每一个衬里层的电阻率。
-
公开(公告)号：CN110993721B
公开(公告)日：2022-03-18
申请号：CN201911083473.1
申请日：2019-11-07
Applicant: 复旦大学
IPC: H01L31/113 , H01L31/032 , H01L31/18
Abstract: 本发明属于半导体器件技术领域，具体为一种光敏薄膜晶体管及其低温制备方法。本发明光敏薄膜晶体管采用钙钛矿量子点作为光敏材料，通过改变钙钛矿量子点中卤族元素的比例，可以使器件对不同波长的光产生响应；同时，该光敏薄膜晶体管所制备方法含括：原子层沉积制备Al2O3栅介质，磁控溅射生长非晶铟镓锌氧化物（a‑IGZO）沟道层，旋涂法制备钙钛矿量子点，电子束蒸发制备源漏电极；所有工艺长温度均不超过40℃，且器件制备过程中无需进行热处理，即可得到高性能光敏薄膜晶体管。本发明可应用于柔性电子和光电探测等领域。
-
公开(公告)号：CN113380881A
公开(公告)日：2021-09-10
申请号：CN202110591322.8
申请日：2021-05-28
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L29/423 , H01L29/792 , H01L21/34 , H01L21/44
Abstract: 本发明提供了一种非易失性存储器，包括源电极、漏电极、以及从下而上依次堆叠设置的栅极、电荷阻挡层、电荷俘获层、电荷隧穿层和有源沟道层，所述源电极和所述漏电极分别设置于所述有源沟道层的两侧且包覆部分所述有源沟道层；所述电荷俘获层包括若干N型氧化物半导体薄膜和若干P型氧化物半导体薄膜，所述N型氧化物半导体薄膜和所述P型氧化物半导体薄膜交替堆叠设置，使得不仅能同时实现电编程与擦除操作，以及具有良好的数据保持特性，而且有利于降低所述非易失性存储器的操作电压，提高电编程与擦除效率。本发明还提供了所述非易失性存储器的制备方法。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.024 seconds)
