-
公开(公告)号：CN110442323A
公开(公告)日：2019-11-12
申请号：CN201910734434.7
申请日：2019-08-09
Applicant: 复旦大学
IPC: G06F7/57
Abstract: 本发明提供一种进行浮点数或定点数乘加运算的架构，其特征在于，包括：缓冲存储器，用于对输入的多个浮点数或定点数进行缓冲存储，浮点数包含浮点指数以及浮点尾数；计算单元阵列，含有多列至少包含一个乘法计算单元的乘法单元列，每一列乘法单元列连接到一个加法计算单元；浮点控制与运算器模块，至少包括指数运算器、尾数移位加法器、移位校正器；外部输入输出接口，用于将浮点数输入给缓冲存储器或将浮点乘加结果输出。本发明的架构可以扩展为任意精度，兼顾计算效率和计算精度；同时兼容多种存储器结构，具有极高的适应性。本架构可经过适当修改变体为在存储器内部进行任意精度定点数运算。
Search Results
11
records
(took 0.05 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
